PE43502
产品speci fi cation
图15.串行时序图
比特可以被设置为逻辑高或逻辑低
D [0] ，D [6]和D [7]必须被设置为逻辑低
DI [5： 1]
T
滴塑
T
DIH
P / S
T
PSSU
T
PSIH
SI
T
SISU
T
SIH
D[0]
D[1]
D[2]
D[3]
D[4]
D[5]
D[6]
D[7]
CLK
T
CLKL
T
CLKH
T
lESU
LE
T
LEPW
T
PD
有效
DO [ 6 ： 0 ]
图16.锁存并行/直接并行时序图
P / S
T
PSSU
T
PSIH
有效
T
滴塑
T
DIH
DI [5： 1]
LE
T
LEPW
DO [5 ： 1 ]
T
DIPD
有效
T
PD
表10.串行接口AC特性
V
DD
= 3.3或5.0 V ， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号参数
F
CLK
T
CLKH
T
CLKL
T
lESU
T
LEPW
T
SISU
T
SIH
T
滴塑
T
DIH
T
亚利桑那州立大学
T
AH
T
PSSU
T
PSH
T
PD
串行时钟频率
串行时钟高电平时间
串行时钟低电平时间
最后串行时钟上升沿
建立时间锁存使能
上升沿
锁存使能最小脉冲
宽度
串行数据建立时间
串行数据保持时间
并行数据建立时间
并行数据保持时间
地址建立时间
地址保持时间
并口/串口设置时间
并行/串行保持时间
数字寄存器延迟（内部）
表11.并行和直接交流的接口
特征
V
DD
= 3.3或5.0 V ， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号
T
LEPW
T
滴塑
T
DIH
分钟。
-
30
30
10
30
10
10
100
100
100
100
100
100
-
马克斯。
10
-
-
-
-
-
-
-
-
-
-
-
-
10
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
锁存使能最小
脉冲宽度
并行数据建立时间
并行数据保持时间
并口/串口设置时间
并行/串行保持时间
数码寄存器延迟
（内部）
数码寄存器延迟
（内部，直接模式）
民
30
100
100
100
100
-
-
最大
-
-
-
-
-
10
5
单位
ns
ns
ns
ns
ns
ns
ns
T
PSSU
T
PSIH
T
PD
T
DIPD
文档编号70-0247-06
│
www.psemi.com
©2008-2009 Peregrine半导体公司保留所有权利。
第11 7
PSEMI [ Peregrine Semiconductor ]
