DP8110 10A DC-DC智能dPOL数据表
8V至14V输入
•
0.7V至5.5V的输出
4.5
信号特定网络阳离子
参数
VDD
逻辑最大
条件/描述
内部电源电压
拉起逻辑最大安全输入
SYNC /数据线（ SD引脚）
ViL_sd
ViH_sd
Vhyst_sd
VOL
Tr_sd
Cnode_sd
Ipu_sd
Freq_sd
Tsynq
T0
低电平输入电压
高电平输入电压
输入施密特触发器迟滞
低电平吸收电流@ 0.5V
允许的最大上升时间为10 /90％ VDD
添加节点电容
上拉电流源时Vsd = 0V
外置SD线时钟频率
同步脉冲持续时间
数据= 0的脉冲持续时间
0.3
475
22
72
5
-0.5
0.75 x
VDD
0.25 x
VDD
14
0.3× VDD
VDD + 0.5
0.45 x
VDD
60
300
10
1.0
525
28
78
V
V
V
mA
ns
pF
mA
千赫
％钟
周期
％钟
周期
V
V
V
千欧
民
3.15
喃
3.3
最大
3.45
VDD+.5
单位
V
V
输入： ADDR0 ... ADDR4 ， EN ， IM
ViL_x
ViH_x
Vhyst_x
RdnL_ADDR
低电平输入电压
高电平输入电压
输入施密特触发器迟滞
外部下拉电阻
ADDRX强制低
电源良好和确定输入/输出
Iup_PG
Iup_OK
ViL_x
ViH_x
Vhyst_x
IOL
上拉电流源输入强制拉低PG
上拉电流源输入强制拉低OK
低电平输入电压
高电平输入电压
输入施密特触发器迟滞
低电平吸收电流，在0.5V
目前巴士股份（ CS引脚）
Iup_CS
ViL_CS
ViH_CS
Vhyst_CS
IOL
Tr_CS
上拉电流源VCS = 0V
低电平输入电压
高电平输入电压
输入施密特触发器迟滞
低电平吸收电流，在0.5V
允许的最大上升时间为10 /90％ VDD
0.84
-0.5
0.75 x
VDD
0.25 x
VDD
14
3.1
0.3× VDD
VDD+0.5
0.45 x
VDD
60
100
mA
V
V
V
mA
ns
25
175
-0.5
0.7× VDD
0.1× Vdd的
4
110
725
0.3× VDD
VDD+0.5
0.3× VDD
20
µA
µA
V
V
V
mA
-0.5
0.7× VDD
0.1× Vdd的
0.3× VDD
VDD+0.5
0.3× VDD
10
BCD.00262 1.0版， 2013年2月12日
www.power-one.com
第34 7
POWER-ONE [ POWER-ONE ]
