发布
数据表
PMC-2010336
第1期
PM7383 FREEDM - 32A256
帧引擎和数据链路管理32A256
1
特点
·
一个50 MHz的16位“任何-PHY ”单芯片多通道HDLC控制器
使用外部数据包接口（APPI ），用于分组数据的传送
控制器。
支持分配最多达256个双向HDLC信道
32 H - MVIP数字电话总线在每个链路2.048 Mbps的。链接是
分组成的8个链路4的逻辑组。公共时钟和类型0帧
脉冲之间的每个逻辑组链路共享。的时间时隙的数目
分配给HDLC通道的可编程范围为1至32 。
支持分配给最大8个最多256个双向HDLC信道
H- MVIP数字电话总线在每个链路8.192 Mbps的。链接共享
共同的时钟和一个类型0的帧脉冲。分配的时隙数
到HDLC通道的可编程范围为1〜 128 。
支持分配最多达256个双向HDLC信道
32信道化T1 / J1或E1链路。分配给的时隙数
HDLC信道是可编程的，从1到24 （对于T1 / J1 ）和从1到31 （对
E1).
支持高达每个分配给32个双向HDLC信道
但没有任意速率链路，但最多聚合链路时钟
率64MHz的在每个方向上的。分配给链路0-2的支持渠道
高达51.84 MHz的时钟速率。分配给链接3 〜31个支持一个信道
高达10 MHz的时钟速率。
支持的每个分配到3个双向HDLC信道
高达51.84 MHz的时，系统时钟正在运行但没有任意速率链路
在45兆赫。
支持多达32个信道化，但没有和H - MVIP链路的组合，
但最多不超过256个信道和一个最大的约束
64兆赫在每个方向上的聚合链路时钟速率。
配置为信道化T1 / J1 / E1或但没有操作链接
支持跳空时钟的方法来确定时隙是
与FREEDM -8和FREEDM -32设备向后兼容。
对于每个通道， HDLC接收器支持可编程的标志序列
检测，比特去馅和帧校验序列进行验证。接收器
1
·
·
·
·
·
·
·
·
专有和保密
PMC [ PMC-SIERRA, INC ]
