PMC-Sierra公司，公司。
PM7364
FREEDM-32
•支持的信道化的混合和
非通道链接。
•最大骨料时钟频率为
64兆赫。当装置接口
两个T3或HSSI链接时，最大
骨料时钟速率为104兆赫。
•对于信道化操作，通道
分配最多可支持24个时隙
对于一个E1 T1链路和31个时隙
链接。分配给一个公共时隙
HDLC通道可以是不连续的。
•执行标志划分， DE-位
无论是使用填充，CRC校验
CRC-32或CRC - CCITT的算法，并
长度检查在接收HDLC
通道。
•执行标志插入，位填充，而
FCS的计算采用两种CRC- 32
或CRC- CCITT算法和长度
检查上发送HDLC通道。
•在系统侧，提供了一
33兆赫， 32位PCI 2.1兼容的总线
界面。
•实现高效的发送和
接收DMA控制器支持
部分之间的突发数据传输
FIFO的数据包和数据包的内存。
•支持分散 - 聚集功能
由此数据包可以跨越多个
缓冲区。
•支持线路侧环回以每个
链接基础和系统侧环回
每个信道的HDLC基础。
•引脚兼容和软件 -
与PM7366兼容
FREEDM-8™.
•提供一个标准的5信号P1149.1
对于边界扫描测试的JTAG测试端口
董事会的目的。
•低功耗3.3 V实现
CMOS技术，可承受5V电压
输入。
•在一个256引脚球栅阵列封装
（BGA）封装。
帧引擎和数据链路管理器
特点
•高密度HDLC控制器非常适合
互联网接入，帧中继和
DSLAM设备配套率
从56 kbit / s至52 Mbit / s的。
•支持32全双工和
独立定时联系。
•支持128全双工HDLC或
透明的渠道。
•支持TimePipe ™架构
它使任何物理链路是
灵活地映射到一个或一个以上的HDLC
通道。
•提供8 KB的部分数据包在FIFO
每个发送和接收方向上
在弥补PCI总线等待时间
数据传输。 8 KB的部分数据包
FIFO被配置成512块-16-
字节的缓冲区。
•在TimePipe架构支持
部分可编程分配
数据包缓冲区HDLC通道。
•两个物理链路可支持高达
52 Mbit / s的;其余六个物理
链接可以单独支持多达
10 Mbit / s的。
应用
•适用于需要HDLC的应用，
购买力平价，透明协议
处理的物理链路，如
T1 ， E1 ， T3 ， E3 ，xDSL和HSSI
•基于帧的接口互联网
接入和DSLAM设备
•蒂芙尼或帧中继服务
对于ATM接口的互通
开关和多路复用器
框图
RBCLK
RBD
AD [ 31：0]
的C / BEB [3：0 ]
PAR
FRAMEB
RD [31 ：0]的
RCAS
接受
通道分配器
RHDL
接收HDLC
处理器/
部分数据包缓冲区
PMON
性能监视器
TD [ 31：0]
THDL
发送HDLC
处理器/
部分数据包缓冲区
TimePipe
™
架构
JTAG端口
RMAC
接受
DMA
调节器
GPIC
PCI
调节器
TMAC
发送
DMA
调节器
TRDYB
IRDYB
STOPB
DEVSELB
IDSEL
LOCKB
REQB
GNTB
PERRB
SERRB
PCIINTB
PCICLK
PCICLKO
系统时钟
RCLK [31：0 ]
TCLK [31 ：0]的
TCAS
发送
通道分配器
TBCLK
TRSTB
TDI
TDO
待定
TMB
TCK
PMCTEST
©
Ã
1998年PMC- Sierra公司1998年10月
PMC- 960952 （R 4）
PMC [ PMC-SIERRA, INC ]
