PMC-Sierra公司，公司。
PM7350
S / UNI- DUPLEX
双串行链路物理层复用器
特点
•集成的模拟/数字设备
一个接口UTOPIA L2总线串行
背板带有可选的1 ： 1保护
使用高速低电压
差分信号（ LVDS ）串行链路。
•对于制定者或无调制解调器
UTOPIA总线接口：可选
提供信元定界（ I.432 ）对面
16个时钟和数据（比特串）
接口。
•与PM7351互通
S / UNI- VORTEX器件来实现
一个点对多点串行背板
架构，可选配1 ： 1
保护普通卡。
•接口到另一个S / UNI- DUPLEX
设备（通过单路LVDS链接）
创建一个简单的点至点“ UTOPIA
总线扩展“的能力。
•接口为两个S / UNI- DUPLEX
设备上创建一个1： 1保护总线
扩展。
•无需外部存储设备。
•低功耗3.3V CMOS技术。
•标准5针P1149 JTAG端口。
• 160引脚PBGA ，仅为15mm× 15毫米。
•在LVDS接收方向：选择
从LVDS业务链路标
积极与解复用个人
细胞流至相应的PHY
装置。
•在LVDS传输方向：接受
从多达32 52-56字节的信元流
UTOPIA L2兼容的物理层设备，
复用成一个单一的单元流
进行了两个高速LVDS
串行接口。
•单元的读/写这两个LVDS链路
可通过处理器端口。
提供可选的硬件辅助
CRC32计算整个细胞
支持嵌入式处理器间
在通信信道
LVDS链路。
• 8/16位， 52 MHz的延长UTOPIA L2
公交车从站（与PM7351兼容
S / UNI - VORTEX ） 。
• 16端口， 4针串行时钟数据
接口器（Tx & Rx）的，具有集成
I.432 ATM信元定界。
LVDS接口
•双4线串行LVDS收发器
每个工作在高达200兆位/秒。
•在整个PCB板或背板进行操作
的痕迹，或跨高达10米的4
双绞线布线间货架
通信。
•完全集成的LVDS时钟合成
和恢复。无需外部模拟
组件是必需的。
•可用带宽（不包括系统
塔顶的186 Mb / s的） 。
PHY / FRAMER INTERFACES
其中三种模式可以选择：
• 8/16位， 33 MHz的UTOPIA总线L2
主机（也支持扩展的长度
细胞）。
LVDS发送方向
•简单的轮循高达复
32物理层（或16个时钟/数据接口）
再加上微处理器端口的电池
发送缓冲区。
•复用的信元流广播
这两个LVDS同时使用。
IBUS8
IANYPHY
IMASTER
IENB
IADDR [4 ：0]的
IAVALID
IDAT [15 ：0]的
IPRTY
ISOC
ISX
IFCLK
ICA
LRXD [15 ：0]的
LRXC [15 ：0]的
SCI -PHY
接受
主/
发送
SLAVE
每个PHY
缓冲器
RSTOB
RCLK
RX8K
TX8K
框图
TXD1+
TXD1-
RXD1+
Cell处理器
RXD1-
TXD2+
弹性商店
LTXD [15 ：0]的
LTXC [15 ：0]的
OBUS8
OANYPHY
OMASTER
国民银行
OADDR [4 ：0]的
OAVALID
ODAT [15 ：0]的
OPRTY
OSOC
OSX
OFCLK
OCA
SCIANY
时间切片的ATM
传输
收敛
TXD2-
每个PHY
缓冲器
RXD2+
RXD2-
2细胞
卜FF器
4小区
FIFO
SCI -PHY
发送
主/
从接收
时钟
合成
4小区
FIFO
微处理器接口
JTAG测试访问
PORT
TMS
TCK
REFCLK
TRSTB
TDO
CSB
ALE
RDB
D[7:0]
RSTB
A[8:0]
WRB
INTB
TDI
PMC- 990147 （P2）的
专有和机密与PMC - SIERRA ， INC。公司为客户的内部使用
©
1999 PMC- Sierra公司
PMC [ PMC-SIERRA, INC ]
