飞利浦半导体
产品speci fi cation
双重异步接收器/发送器（ DUART ）
SCN2681
引脚说明
符号
D0–D7
CEN
适用
40/44
X
X
28
X
X
24
X
X
TYPE
I / O
I
名称和功能
数据总线：
双向3态数据总线用来传输命令，数据和状态BE-
补间的DUART和CPU 。 D0是最低显著位。
CHIP ENABLE ：
低电平有效的输入信号。当CPU与低之间时，数据传输
DUART都在D0 - D7启用由WRN ， RDN和A0 -A3输入的控制。当
高，放置在三态条件的D0-D7线。
写选通：
当低和CEN还低时，数据总线的内容被加载到
寻址寄存器。发生转移，所述信号的上升沿。
读选通：
当低和CEN也低，使得被寻址的寄存器的内容
器来呈现所述数据总线上。读周期开始的RDN的下降沿。
地址输入：
选择DUART内部寄存器和端口，用于读/写操作。
RESET ：
高水平清除内部寄存器（ SRA ， SRB ， IMR ， ISR ， OPR ， OPCR ） ，看跌期权
OP0 - OP7在高状态，停止计数器/定时器，并把通道A和B中的inac-
略去状态，在标记（高）状态TxDA和TXDB输出。清除测试模式，集
MR指向MR1 。
中断请求：
低电平有效，漏极开路，输出该信号在CPU的一个或多个
八个可屏蔽中断条件都为真。
晶体1 ：
晶体连接或外部时钟输入。一个合适的时钟晶体
频率（标称3.6864兆赫） ，必须在所有时间被提供。水晶连接参见
图7 ，时钟定时。
水晶2 ：
水晶连接。参见图7，如果不使用一个晶体最好是保持该引脚
没有连接虽然允许对接地。
A通道接收串行数据输入：
所述至少显著位被接收的第一。 “马克”是
高， “空间”为低。
通道B接收串行数据输入：
所述至少显著位被接收的第一。 “马克”是
高， “空间”为低。
通道A发送串行数据输出：
所述至少显著位被首先发送。
该输出保持在“标记”状态时，发射器被禁用，空闲时或能操作
阿婷在本地环回模式。 “马克”很高， “空间”为低。
通道B发送串行数据输出：
所述至少显著位被首先发送。
该输出保持在“标记”状态时，发射器被禁用，空闲时或能操作
阿婷在本地环回模式。 “马克”很高， “空间”为低。
输出0 ：
通用输出或信道的请求发送（ RTSAN ，低电平有效） 。可以
自动上接收或发送无效。
输出1 ：
通用输出或通道B发送请求（ RTSBN ，低电平有效） 。可以
自动上接收或发送无效。
输出2 ：
通用输出或通道发射器1X或16X时钟输出，或频道
NEL的接收1X时钟输出。
输出3 ：
通用输出或漏极开路，低电平计数器/定时器输出或通道
B发射机1X时钟输出，或通道B接收1X时钟输出。
输出4 ：
通用输出或通道A漏极开路，低电平有效， RxRDYA / FFULLA
输出。
输出5 ：
通用输出或通道B的漏极开路，低电平有效， RxRDYB / FFULLB
输出。
输出6 ：
通用输出或通道A漏极开路，低电平有效， TXRDYA输出。
输出7 ：
通用输出或通道B的漏极开路，低电平有效， TXRDYB输出。
输入0 ：
通用输入或通道清除发送低电平有效的输入（ CTSAN ） 。针
有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入1 ：
通用输入或通道B的清除发送低电平有效的输入（ CTSBN ） 。针
有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入2 ：
通用输入或计数器/定时器外部时钟输入。引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入3 ：
通用输入或通道发送器外部时钟输入（ TxCA ） 。当
外部时钟用于由发射器，所发送的数据的时钟频率上的下落
在时钟的边缘。引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入4 ：
通用输入或通道的接收器外部时钟输入（ RxCA ） 。当
外部时钟用于由接收器中，接收到的数据进行采样的上升沿
时钟。引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
WRN
RDN
A0–A3
RESET
X
X
X
X
X
X
X
X
X
X
X
X
I
I
I
I
INTRN
X1/CLK
X
X
X
X
X
X
O
I
X2
RXDA
RXDB
TXDA
X
X
X
X
X
X
X
X
X
X
X
I
I
I
O
TXDB
X
X
X
O
OP0
OP1
OP2
OP3
OP4
OP5
OP6
OP7
IP0
IP1
IP2
IP3
X
X
X
X
X
X
X
X
X
X
X
X
X
X
O
O
O
O
O
O
O
O
I
I
X
I
I
IP4
X
I
1998年9月04
4
PHILIPS [ NXP SEMICONDUCTORS ]
