飞利浦半导体
产品speci fi cation
双重异步接收器/发送器（ DUART ）
SCC2692
引脚说明
符号
D0-D7
CEN
适用
40,44
28
X
X
X
X
TYPE
I / O
I
名称和功能
数据总线：
用于传输的命令，数据和状态的双向三态数据总线
DUART和CPU 。 D0是最低显著位。
CHIP ENABLE ：
低电平输入信号。当为低电平时， CPU和DUART之间的数据传输
在D0 - D7启用由WRN ， RDN和A0 -A3输入的控制。当高，则以
D0-D7线路中的三态状态。
写选通：
当低和CEN还低时，数据总线的内容被加载到
地址寄存器。发生转移，所述信号的上升沿。
读选通：
当低和CEN还低时，会使寻址寄存器的内容是
呈现的数据总线上。读周期开始的RDN的下降沿。
地址输入：
选择DUART内部寄存器和端口，用于读/写操作。
RESET ：
高水平清除内部寄存器（ SRA ， SRB ， IMR ， ISR ， OPR ， OPCR ） ，使OP0 - OP7中
高状态，停止计数器/定时器，并把通道A和B处于非活动状态，与TxDA
和TXDB在标记（高）状态输出。复位测试模式，MR指针设置为MR1 。
中断请求：
低电平有效，漏极开路，输出该信号在CPU的一个或多个的
8可屏蔽中断条件都为真。
晶体1 ：
晶体连接或外部时钟输入。时钟相应频率的晶体
（标称3.6864兆赫） ，必须在所有时间被提供。水晶连接，见图7 ，时钟定时。
水晶2 ：
水晶连接。见图7。如果晶体不使用时，最好保持这个引脚不
连接虽然允许对接地。
A通道接收串行数据输入：
所述至少显著位被接收的第一。 “马克”是高，
“空间”是低。
通道B接收串行数据输入：
所述至少显著位被接收的第一。 “马克”是高，
“空间”是低。
通道A发送串行数据输出：
所述至少显著位被首先发送。该输出
在“标记”状态时举行的发射机被禁用，闲置或在本地环回操作时
模式。 “标记”为高， “空间”低。
通道B发送串行数据输出：
所述至少显著位被首先发送。此输出
在“标记”状态时举行发射机被禁用，闲置，或在当地工作时，
环回模式。 “标记”为高， “空间”为低。
输出0 ：
通用输出或信道的请求发送（ RTSAN ，低电平有效） 。可以
停用自动上接收或发送。
输出1 ：
通用输出或通道B发送请求（ RTSBN ，低电平有效） 。可以
停用自动上接收或发送。
输出2 ：
通用输出或通道发射机1X或16X时钟输出，或通道A
接收机1X时钟输出。
输出3 ：
通用输出或漏极开路，低电平计数器/定时器输出或通道B
发射机1X时钟输出，或通道B接收1X时钟输出。
输出4 ：
通用输出或通道A漏极开路，低电平有效， RxRDYAN / FFULLAN输出。
输出5 ：
通用输出或通道B的漏极开路，低电平有效， RxRDYBN / FFULLBN输出。
输出6 ：
通用输出或通道A漏极开路，低电平有效， TxRDYAN输出。
输出7 ：
通用输出或通道B的漏极开路，低电平有效， TxRDYBN输出。
输入0 ：
通用输入或通道清除发送低电平有效的输入（ CTSAN ） 。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
输入1 ：
通用输入或通道B的清除发送低电平有效的输入（ CTSBN ） 。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
输入2 ：
通用输入或计数器/定时器外部时钟输入。引脚有一个内部V
CC
引体向上
装置供给1-4
mA
的电流。
输入3 ：
通用输入或通道发送器外部时钟输入（ TxCA ） 。当
外部时钟用于由发射器，所发送的数据的时钟频率上的下降沿
时钟。引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入4 ：
通用输入或通道的接收器外部时钟输入（ RxCA ） 。当外部
时钟用于由接收器中，接收到的数据进行采样，在时钟的上升沿。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
输入5 ：
通用输入或B通道变送器外部时钟输入（ TxCB ） 。当
外部时钟用于由发射器，所发送的数据的时钟频率上的下降沿
时钟。引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入6 ：
通用输入或通道B接收外部时钟输入（ RxCB ） 。当外部
时钟用于由接收器中，接收到的数据进行采样，在时钟的上升沿。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
电源：
+ 5V电源输入。
地
5
WRN
RDN
A0-A3
RESET
X
X
X
X
X
X
X
X
I
I
I
I
INTRN
X1/CLK
X2
RXDA
RXDB
TXDA
X
X
X
X
X
X
X
X
X
X
X
X
O
I
I
I
I
O
TXDB
X
X
O
OP0
OP1
OP2
OP3
OP4
OP5
OP6
OP7
IP0
IP1
IP2
IP3
X
X
X
X
X
X
X
X
X
X
X
X
X
X
O
O
O
O
O
O
O
O
I
I
X
I
I
IP4
X
I
IP5
X
I
IP6
X
I
V
CC
GND
1998年9月04
X
X
X
X
I
I
PHILIPS [ NXP SEMICONDUCTORS ]
