飞利浦半导体
产品speci fi cation
通用异步接收器/发送器（UART）
SCC2691
引脚说明
助记符
D0–D7
PIN号
DIP
22–15
PLCC
27, 25,
24,
22–18
17
TYPE
I
名称和功能
数据总线：
高电平有效的8位双向三态数据总线。位0是LSB ，位7是
MSB 。所有的数据，命令，在CPU和UART走位之间的状态转移
在这个总线。传输的方向由WRN控制和RDN输入时
在CEN输入端为低电平。当CEN输入为高时，数据总线是在三态条件。
CHIP ENABLE ：
低电平有效的输入。当CPU和UART之间的低时，数据传输
在D0 - D7启用由WRN ， RDN和A0 -A2输入的控制。当CEN为
高时，UART被有效地从数据总线和D0-D7分离放置在三态
条件。
写选通：
低电平有效的输入。该引脚上，而CEN为低电平低导致的内容
数据总线被转移到由A0 -A2所选择的寄存器。传输发生在
尾随（上升沿）的信号。
读选通：
低电平有效的输入。该引脚上，而CEN为低电平低导致的内容
由A0 -A2所选择的寄存器被放置在数据总线上。读周期开始的
领先的（下降）沿RDN的。
地址输入：
高电平有效的地址输入选择UART的寄存器进行读/写
操作。
RESET ：
主复位。高该引脚上清除状态寄存器（ SR ） ，中断屏蔽
寄存器（IMR ）和中断状态寄存器（ISR）时，设置在模式寄存器指针MR1 ，
并把接收器和发送器在非活动状态下使所述的TxD输出去
标记（高）状态。清除测试模式。
中断请求：
这个低电平有效的输出有效时发生的一种或多种的
7可屏蔽中断的条件。 CPU可以读取中断状态寄存器
确定中断（多个）条件。此开漏输出需要一个上拉电阻。
晶体1 ：
晶体连接或外部时钟输入。一个合适的时钟晶体
频率（标称3.6864兆赫） ，必须在所有时间被提供。水晶连接参见
图7 ，时钟定时。
水晶2 ：
水晶连接。参见图7，如果不使用一个晶体最好是保持该引脚
没有连接虽然允许对接地。
接收串行数据输入：
所述至少显著位被接收的第一。如果外部接收器
被指定的时钟，该输入被采样在时钟的上升沿。
发射器的串行数据输出：
所述至少显著位被首先发送。该输出
在标记（高）状态下保持时，发送器处于空闲状态还是禁用，并且当所述
UART工作在本地环回模式。如果指定的外部发射器，该数据是
移动发射器上的时钟的下降沿。
多功能输出：
下面的一个功能可被选择用于此输出引脚通过
编程辅助控制寄存器：
RTSN -
发送请求低电平有效输出。这个输出被置位，并经由否定
命令寄存器。通过模式寄存器相应的编程， RTSN可以亲
编程是自动复位后的字符中的发射器完全转向
或者当接收FIFO和移位寄存器都满了。
C / TO -
计数器/定时器输出。
TxC1X -
所述1X时钟用于发射机。
TxC16X -
在16X时钟发送。
RxC1X -
所述1X时钟与接收机。
RxC16X -
在16X时钟与接收机。
TXRDY -
发送保持寄存器空信号。低电平有效输出。 （漏极开路）
RXRDY / FFULL -
接收FIFO非空/满信号。低电平有效输出。 （漏极开路）
多功能输入：
该引脚可以作为输入下列功能之一：
GPI -
通用输入。该引脚的当前状态可以通过读出确定
ISR 。
CTSN -
清除 - 发送低电平有效的输入。
CTCLK -
计数器/定时器外部时钟输入。
RTCLK -
接收机和/或发射机的外部时钟输入。这可能是一个1X或16X时钟
通过编程，企业社会责任[ 3 ： 0 ]或企业社会责任[ 7 ： 4 ] 。
引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
电源：
+ 5V电源输入。
地
CEN
14
I
WRN
23
28
I
RDN
1
2
I
A0–A2
RESET
8–6
11
11–9
14
I
I
INTRN
13
16
O
X1/CLK
9
12
I
X2
RXD
TXD
10
2
3
13
3
4
I
I
O
MPO
4
5
O
MPI
5
6
I
V
CC
GND
24
12
1
15
I
I
1998年9月04
4
PHILIPS [ NXP SEMICONDUCTORS ]
