飞利浦半导体
产品speci fi cation
双通用异步接收器/发送器（ DUART ）
SC26C92
工作频率为每个接收器和发送器可以是
来自波特率发生器独立选择时，
计数器/定时器，或者从外部输入。
发射机接收来自CPU的并行数据，将其转换为
串行比特流，插入相应的启动，停止和可选
奇偶校验位，并输出数据从TxD复合串行流
输出引脚。
接收器接收RxD引脚上的串行数据，将其转换序列
输入到并行格式，检查起始位，停止位，奇偶校验位（如果有的话） ，
或断裂的条件，并发送一个组装的字符到CPU
通过接收FIFO 。三个状态位（中断接收，帧
和奇偶校验错误）也FIFOed每个数据字符。
RXRDY ），他们将被切换到漏极开路配置。在这
配置一个外部上拉器件将需要
手术
发射机
该SC26C92满足条件，发送数据时的发送器是
通过命令寄存器使能。该SC26C92指示
它已准备好通过设置TXRDY接受字符在CPU
在状态寄存器位。该条件可以被编程为
产生于OP0 ， OP1和INTRN一个中断请求。当
发射最初启用了TXRDY和TxEMT位将被设置
在状态寄存器中。当一个字符被装载到发送
FIFO中的TxEMT位将被复位。该TxEMT不会将之前： 1 ）
发送FIFO为空，发送移位寄存器
传送完成后写入到最后一个字符的停止位
发送FIFO ，或2）的发射器处于关闭状态，然后重新启用。
该TXRDY位被置位时使能发送器和
TxFIFO的是不完整的。数据从保持寄存器传送到
发送移位寄存器，当它处于空闲状态或已完成传输
的前一个字符。字符不能被装载到
TxFIFO的同时发送器禁用。
发送来自CPU的并行数据转换成串行
在TXD输出引脚的位流。它会自动发送一个起始位
随后数据比特的程序号，一个可选的奇偶校验
位和停止位的设定数量。所述至少显著
位首先发送。以下的停止比特的发送，如果一个新的
性格不提供TXFIFO中时， TXD输出遗体
高和在状态寄存器（SR）的TxEMT位将被设置为1 。
传动简历及TxEMT位被清零时， CPU
加载一个新的字符到TXFIFO中。
如果发射机被禁用，则继续运行，直到字符
器正在发送和TXFIFO中的任何字符
包括奇偶校验位和停止位（S ）已经完成。
注发射机禁用和变压器之间的差异
米特RESET：复位立即停止所有传输，有效地
清除TXFIFO中，并将所有的状态和Tx中断的条件。
发射器禁用清除所有的Tx状态和中断，但允许
与Tx完成在TxFIFO的，并在所有的数据的发送
移位寄存器。而TX禁用TXFIFO中不能
装入数据。
该发射器可以强制通过发送连续的低条件
从发出命令寄存器的发送中断命令。该
发送器的输出返回到正常高止损破
命令。
发射机可以通过软件指令来复位。如果它是
复位，操作立即停止，发射机必须
恢复操作之前，通过命令寄存器使能。
如果启用了CTS选项（ MR2 [4] = 1），则CTSN输入在IP0或
IP1必须是低以使字符进行发送。该
发射器将检查之初CTS输入状态
每个字符发送。如果它被发现是高，发射机
将推迟任何下列字符的传输，直到CTS
已经返回到低状态。 CTS变高的serializa-中
一个性格化不会影响该字符。
发射“ RS485转机”
发射机经由还可以控制RTSN输出， OP0或OP1
MR2 [5]。当该操作模式被设置时，的意思
OP0和OP1的信号通常是“消息的终结” 。看
在MR2 [5]位的描述更多的细节。
输入端口
的输入，这个非锁定7位端口可以通过由CPU读
执行在地址H'D一个读操作“ 。高投入导致
逻辑1，而低投入导致逻辑0 D7总是读
作为一个逻辑端口的1引脚也可以作为辅助输入
到DUART逻辑或调制解调器和DMA控制的某些部分。
提供状态改变的四个探测器，关联
与输入IP3 ， IP2 ， IP1和IP0 。高到低或低到高
这些投入转变，持续时间超过25日 - 为50μs ，将设置
在输入端口改变寄存器的相应位。该位
清零寄存器由CPU读取。任何变化的状态
也可以进行编程，以产生一个中断给CPU。
所述输入端口的脉冲检测电路采用的是38.4kHz取样
时钟来自波特率发生器的水龙头之一。这导致
在超过25μs的稍微一个采样周期（假定
时钟输入的3.6864MHz ） 。该检测电路中，为了
保证发生在水平的真实变化，需要两个
在新的逻辑电平连续抽样中观察到。作为
由此，虽然信号的变化的最小持续时间是25μs的若
的转换发生“重合于第一取样脉冲” 。该
50μs的时间是指在其中的状态变化， “只是形势
错过了“，并没有检测到第一个变化的状态，直到25μs的更新版本。
所有的IP销有一个小的上拉设备，将源1 〜4
mA
从V电流
CC
。这些引脚不需要上拉器件或
V
CC
如果它们不被连接。
输出端口
输出端口从五个地方进行控制：在OPCR寄存器，
SOPR ， ROPR中，MR寄存器和指令寄存器（CR ） 。
的OPCR寄存器控制数据的源的输出
港口OP2通过OP7 。数据源的输出端口OP0和
OP1是由MR和CR寄存器控制。通常情况下，数据
源OP引脚从OPR寄存器。在OP引脚驱动器
在OPR寄存器的反相电平（补） 。例如：
当SOPR用于设定原点复归位为逻辑1，则
相关OP引脚将驱动逻辑0 。
在OPR寄存器的内容由“设置输出端口控制
位命令“和”复位输出位命令“ 。这些命
要求主要在E和F分别。当这些命令是
用过的，动作只发生在那里的人存在位的位置。
例如，一个数据字的位位置5使用与
“设置输出端口位”命令将导致OPR （5）被设置为
1 。该OP5然后将设置为零（Ⅴ
SS
） 。类似地，一个在
用“复位输出相关联的数据字的位位置5
端口位“命令将设置OPR（ 5 ）设置为零，并且因此，销
OP5到1 （ Vdd的） 。
请注意，这些管脚驱动两个高和低。然而，当
它们被编程为代表的中断类型的功能（如
2000年01月31
9
PHILIPS [ NXP SEMICONDUCTORS ]
