飞利浦半导体
初步speci fi cation
多标准视频解码器与自适应
梳滤波器和分量视频输入
针
符号
QFP160 BGA156
DNC13
DNC14
DNC18
DNC15
EXMCLR
CE
V
DDD1
有限责任公司
V
SSD1
LLC2
水库
V
DDD2
V
SSD2
CLKEXT
ADP8
ADP7
ADP6
ADP5
ADP4
ADP3
V
DDD3
ADP2
ADP1
ADP0
V
SSD3
INT_A
V
DDD4
SCL
V
SSD4
SDA
RTS0
RTS1
RTCO
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
N1
N2
P2
N3
P3
N4
C5
P4
D5
N5
P5
C8
D7
N6
P6
M6
L6
N7
P7
L7
C9
M7
P8
N8
D9
P9
C10
N9
D10
P10
M10
N10
L10
NC
I / PU
I / O
我/ PD
我/ PD
I / PU
P
O
P
O
O
P
P
I
O
O
O
O
O
O
P
O
O
O
P
O / OD
P
I
P
I / O / OD
O
O
SAA7118
TYPE
(1)
描述
不连接，预留未来扩展和测试
不连接，预留未来扩展和测试
不连接，预留未来扩展和测试
不连接，预留未来扩展和测试
外部模式清晰（带内部上拉下来）
芯片使能或复位输入（带内部上拉）
数字电源电压1（周边小区）
行锁定系统时钟输出（27 MHz的标称值）的
数字地面1 （外周细胞）
行锁定
1
⁄
2
时钟输出（ 13.5MHz的标称值）的
复位输出（低电平有效）
数字电源电压2（芯）
数字地2 （核心;基板连接）
外部时钟输入用于模拟 - 数字VSB转换
信号（ 36兆赫）
的直接模拟 - 数字转换后的输出数据的MSB （VSB）
最高位
−
1的直接模拟 - 数字转换后的输出数据（VSB）
最高位
−
2的直接模拟 - 数字转换后的输出数据（VSB）
最高位
−
3的直接模拟 - 数字转换后的输出数据（VSB）
最高位
−
4的直接模拟 - 数字转换后的输出数据（VSB）
最高位
−
5的直接模拟 - 数字转换后的输出数据（VSB）
数字电源电压3（周边小区）
最高位
−
6的直接模拟 - 数字转换后的输出数据（VSB）
最高位
−
的直接模拟 - 数字转换后的输出数据如图7（ VSB）
的LSB的直接模拟 - 数字转换的输出数据（VSB）
数字地面3 （外周细胞）
I
2
C总线中断FL AG （ LOW ，如果任何已启用的状态位发生了变化）
数字电源电压4 （核心）
串行时钟输入（我
2
C总线）
数字地面4 （核心）
串行数据输入/输出（I
2
C总线）
实时状态或同步信息，通过子地址控制
11H和12H
实时状态或同步信息，通过子地址控制
11H和12H
O / ST / PD实时控制输出;包含实际的系统时钟信息
频率，网络速度场，奇数/偶数序列，解码器的状态，子载波
频率和相位和PAL序列（见文件
“ RTC功能
描述“ ，
应要求提供） ;在RTCO引脚通过我启用
2
C总线
位RTCE ;见注5 ，第6和表35
O
音频主控时钟输出，时钟晶体可达50 ％
8
AMCLK
2001年5月30日
72
P11
PHILIPS [ NXP SEMICONDUCTORS ]
