飞利浦半导体
ISP1581
USB 2.0 HS接口设备
6.2引脚说明
表2：
符号
[1]
DGND
V
CC(5.0)
AGND
V
reg(3.3)
引脚说明LQFP64
针
1
2
3
5
TYPE
[2]
-
-
-
-
描述
数字地
电源电压（ 3.3或5.0 V ）
模拟地
稳定的电源电压（ 3.3 V
±
从内部10％）
调节器;耗材内部模拟电路;用于连接
去耦电容和1.5 kΩ的上拉电阻上的D +线
备注：
不能被用于提供外部设备。
D−
D+
RPU
RREF
MODE1
5
6
7
8
9
AI / O
AI / O
AI
AI
I
USB D-连接（模拟）
USB D +连接（模拟）
对于外部上拉电阻USB D +线连接;
必须连接到V
reg(3.3)
通过1.5kΩ电阻
外部偏置电阻连接;必须连接到
通过12.2 kΩ的（ ± 0.1 ％ ）电阻接地
选择ALE引脚功能/ A0 （斯普利特总线模式） ：
0 —
ALE功能（地址锁存使能）
1 —
A0功能（地址/数据指示灯） 。
备注：
连接到V
CC(5.0)
在通用处理器模式。
RESET
10
I
复位输入（施密特触发器） ;低电平产生一个
异步复位;连接到V
CC
对于上电复位
（内部POR电路）
传输结束输入（可编程极性，见
表37 ） ;
仅在DMA从属模式下使用
DMA请求（可编程极性） ;方向取决于
师傅：输入， DMA从：输出） ;看
表37
DMA应答（可编程极性） ;方向
依赖于位法师在DMA硬件寄存器
（ DMA从：输入， DMA主机：输出） ;看
表37
DMA读选通（可编程极性） ;方向
依赖于位法师在DMA硬件寄存器
（ DMA从：输入， DMA主机：输出） ;看
表37
DMA写选通（可编程极性） ;方向
依赖于位法师在DMA硬件寄存器
（ DMA从：输入， DMA主机：输出） ;看
表37
中断请求输入从ATA / ATAPI外设
ATAPI设备的片选输出
ATAPI设备的片选输出
在上电期间：
输入选择总线CON组fi guration
0 —
拆分总线模式;复用的8位地址/数据总线上
AD [ 7：0]上的数据，不同的8位/ 16位的DMA数据总线[15：0 ]
1 —
通用处理器模式;在单独的8位地址
AD [ 7：0] ， 16位的DMA数据总线上的数据[15：0 ] 。
正常操作：
地址输出选择任务网络连接文件
ATAPI设备的注册
9397 750 07648
©飞利浦电子公司2000年版权所有。
EOT
DREQ
11
12
I
I / O
DACK
13
I / O
迪奥
14
I / O
DIOW
15
I / O
INTRQ
CS1
CS0
BUS_CONF /
DA0
16
17
18
19
I
O
O
I / O
客观的特定网络阳离子
牧师02 - 2000年10月23日
5 73
PHILIPS [ NXP SEMICONDUCTORS ]
