飞利浦半导体
产品speci fi cation
八路D型透明锁存器，5伏
宽容的输入/输出（三态）
74LVC573A
特点
•
宽容的5伏的输入/输出，与5伏逻辑接口
•
2.7V至3.6V的电源电压范围
•
符合JEDEC标准没有。 8-1A
•
输入接受高达5.5V的电压
•
CMOS低功耗
•
直接接口与TTL电平
•
高阻抗当V
CC
= 0V
•
流通引脚输出架构
描述
该74LVC573A是一款高性能，低功耗，低电压，
硅栅CMOS器件，优于最先进的CMOS
兼容TTL家庭。
输入可以驱动从3.3V或5V器件。在三态
操作时，输出可以处理5V 。此功能允许使用
这些设备中的混合3.3V / 5V环境的翻译。
该74LVC573A是一个八进制D型透明锁存器为特色
独立的D型输入，每个锁存和三态输出
公交为导向的应用。锁存使能（ LE）的输入端和一个输出
启用（ OE ）输入通用于所有的内部锁存器。
在“ 573A ”由八个D型透明锁存器具有三态
真正的输出。当LE为高电平时，数据在D
n
输入进入
锁存器。在这种情况下，锁存器是透明的，即闩锁
输出将改变每次其相应的D -输入的变化。
当LE为低电平时，锁存器存储，这是存在的信息
在D -一个输入设置时间前HIGH到LOW
LE的过渡。当OE为低电平时，八个锁存器中的内容
可在输出端。当OE为高电平时，输出去的
高阻关断状态。在OE输入的操作不
影响锁存器的状态。
的“ 573A ”在功能上等同于“ 373A ” ，但' 373A '有一
不同的引脚排列。
快速参考数据
符号
t
PHL
/t
PLH
C
I
C
PD
参数
传播延迟
D
n
以Q
n;
LE到Q
n
输入电容
每个锁存器的功率耗散电容
注1和2
条件
C
L
= 50pF的
V
CC
= 3.3V
典型
单位
ns
pF
pF
4.3
4.6
5.0
20
注意：
1. C
PD
被用于确定所述动态功耗（P
D
in
毫瓦） ：
P
D
= C
PD
X V
CC2
架F
i
+
S
(C
L
X V
CC2
架F
o
）其中：
f
i
=以MHz输入频率; ç
L
=以pF输出负载能力;
f
o
=以MHz输出频率; V
CC
在V =电源电压;
S
(C
L
X V
CC2
架F
o
） =产出的总和。
2.条件为V
I
= GND到V
CC
订购信息
套餐
20引脚塑料小外形（ SO ）
20引脚塑封缩小外形封装（ SSOP ） II型
20引脚塑封薄型小外形封装（ TSSOP ）I型
温度
范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
外
北美
74LVC573A ð
74LVC573A DB
74LVC573A PW
北美
74LVC573A ð
74LVC573A DB
7LVC573APW DH
PKG 。 DWG 。 ＃
SOT163-1
SOT339-1
SOT360-1
1998年07月29日
2
853-1862 19804
PHILIPS [ NXP SEMICONDUCTORS ]
