飞利浦半导体
产品speci fi cation
3至8线译码器/多路分解器;反相
74LVC138A
特点
•
1.2〜 3.6 V宽电源电压范围
•
按照JEDEC标准没有。 8-1A
•
输入接收电压高达5.5 V
•
CMOS低功耗
•
直接接口与TTL电平
•
解复用功能
•
多输入使能很容易地扩展
•
理想的内存芯片选择解码
•
低电平有效互斥输出
•
输出驱动能力50
W
在85℃下的传输线
描述
该74LVC138A是低电压，低功耗，高性能
硅栅CMOS器件，优于最先进的CMOS
兼容TTL家庭。
该74LVC138A接受三个二进制加权地址输入（A
0
,
A
1
, A
2
），并启用时，提供8个互斥活跃
低输出（Y
0
为Y
7
).
该74LVC138A具有三个使能输入： 2低电平有效（E
1
与ê
2
）和一个高电平（E
3
） 。每个输出都为高，除非
E
1
与ê
2
有LOW和E
3
为高。
这种多能的功能允许轻松实现并联扩容
74LV138A到1 -32 （ 5行到32行）译码器只用4
74LV138A IC和一个逆变器。该74LV138A可以用作一个
八个输出多路分配器使用低电平有效的一个启用
输入作为数据输入，其余的使能输入的选通信号。
未使用的使能输入必须永久绑定到其相应的
高电平或低电平状态。
快速参考数据
GND = 0 V ;吨
AMB
= 25°C ;吨
r
= t
f
≤
2.5纳秒
符号
t
PHL
/t
PLH
C
I
C
PD
参数
传播延迟
一到Yn ，
E
3
到Yn ，恩至Yn
输入电容
每个功率耗散电容
包
V
CC
= 3.3 V
注1和2
条件
C
L
= 50 pF的;
V
CC
= 3.3 V
典型
3.5
3.5
5.0
44
单位
ns
pF
pF
注意事项：
1. C
PD
被用于确定所述动态功耗（P
D
in
µW)
P
D
= C
PD
×
V
CC2
×
f
i
)
(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率; ç
L
=以pF输出负载能力;
f
o
=以MHz输出频率; V
CC
在V =电源电压;
(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
订购信息
套餐
16引脚塑料SO
16引脚塑封SSOP II型
16引脚塑料TSSOP I型
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
北美以外的地区
74LVC138A ð
74LVC138A DB
74LVC138A PW
北美
74LVC138A ð
74LVC138A DB
74LVC138APW DH
PKG 。 DWG 。 ＃
SOT109-1
SOT338-1
SOT403-1
引脚配置
A
0
A
1
A
2
E
1
E
2
E
3
Y
7
1
2
3
4
5
6
7
16
15
14
13
12
11
10
9
V
CC
Y
0
Y
0
Y
0
Y
0
Y
0
Y
0
Y
0
逻辑图
1
2
3
A
0
A
1
A
2
Y
0
Y
1
Y
2
Y
3
Y
4
4
5
6
E
1
E
2
E
3
Y
5
Y
6
Y
7
15
14
13
12
11
10
9
7
GND 8
SV00553
SV00554
1998年04月28日
2
853–1943 19308
PHILIPS [ NXP SEMICONDUCTORS ]
