飞利浦半导体
产品speci fi cation
可编程分频N计数器
特点
•
同步可编程分频N计数器
•
可预置减法计数器
•
全静态操作
•
最初的十年计数功能模式选择的控制
（分频10 ， 8,5 ， 4和2）
•
主预设的初始化
•
可锁存输出
•
轻松级联与其他柜台
•
四种工作模式：
定时器
除法器 - 由正
分频10 000
主预设
•
输出能力：标准
•
I
CC
类别： MSI
概述
该74HC / HCT4059是高速硅栅CMOS
设备，且引脚与“ 4059 ”的兼容
“ 4000B ”系列。它们是符合规定的
JEDEC标准没有。 7A 。
该74HC / HCT4059是分频-N计数器，它可以
进行编程，通过任何划分的输入频率
数为3〜 15 999有四个操作（n）的
模式，定时，分频N，除以10万和主
预设的，这是由模式选择输入来定义（K
a
to
K
c
）及锁存使能输入端（LE）中所示的
功能表。
完整的计数器由第一计数阶段，一个
中间数量级和第五数量级。该
第一个计数器阶段包括四个独立的触发器。
根据不同的分频模式下，所述至少一个触发器是
放置在中间级的输入端（剩余
触发器被放置在第五阶段的一个位值
千） 。中间级包括三个
级联十进制计数器，每个包含四个触发器。
所有的触发器可以通过以下方式被预设到所希望的状态
在输入JAM （J
1
到J
16
） ，其间的时钟输入端
（ CP ）将导致所有阶段从n个计数为零。该
零检测电路就会导致所有阶段，返回到
JAM计数，在此期间，输出脉冲被产生。在
定时器模式，则产生一个输出脉冲后，该
输出脉冲保持高电平，直到闩锁输入（ LE ）去
低。计数器将前进，即使LE是高电平和
的输出被锁存到高电平状态。
74HC/HCT4059
在除以n模式下，一个时钟周期宽的脉冲是
用频率速率等于输入生成
频率划分为n 。
该模式的功能选择和JAM输入是
在下面的实施例说明。在除以2
模式中，只有一个触发器，需要在第一计数
部分。因此最后一个（第5 ）计数部分有三个
触发器可以被预设为七个最大计数
与数千位值。这种计数模式
选择当K
a
至K
c
设置为高。在这种情况下，输入Ĵ
1
用于预置第一计数部和J
2
到J
4
是
使用预置的最后一个（第5 ）计数部分。
如果除以10模式需要为第一部分，钾
a
和K
b
设置高和K
c
被设置为低电平。该输入JAM
J
1
到J
4
用于预置第一计数部（有
没有最后的计数部分） 。中间计数
部分由三个级联BCD十年
（分频10）的计数器，可预置的JAM的手段
输入Ĵ
5
到J
16
.
计数器至所需的分频-n中的预设为
实现如下：
N = （MODE
(1)
） （ 1 000 X十年的5种预设
+
100×十年4种预设
+
10× 3的十年预设
+
1个十年预设2 ）
+
十年预置1
计算预置值用于任何的“n”数，除以“n”个
由所选择的模式计数。所得到的是
对应的第五预设值到第二十年
余量为等于所述第一十年值;
预设值= N /模式。
如果n = 8 479 ，并且所选择的模式= 5 ，预设
值= 8 5分之479 = 1 695 ，剩余部分的如图4所示，从而在
JAM输入必须被设置为如表1所示。
为了验证效果，使用给定的公式：
n = 5 (1 000
×
1
+
100
×
6
+
10
×
9
+
1
×
5)
+
4
n = 8 479.
如果n = 12 382和所选择的模式= 8 ，则预设
值= 12八分之三百八十二= 1 547 ，剩余部分为6 ，因而
JAM输入必须被设置为如表2所示。
要验证：
n = 8 (1 000
×
1
+
100
×
5
+
10
×
4
+
1
×
7)
+
6
n = 12 382.
(1)
MODE =第一计数部分分
（10， 8,5 ， 4或2）。
1998年7月08
2
PHILIPS [ NXP SEMICONDUCTORS ]
