飞利浦半导体
产品speci fi cation
8位并行输入/串行输出移位寄存器
特点
•
异步8位并行负载
•
同步串行输入
•
输出能力：标准
•
I
CC
类别： MSI
概述
该74HC / HCT165是高速硅栅CMOS器件
引脚与低功率肖特基TTL兼容
（ LSTTL ） 。它们与JEDEC规定的遵守
没有标准。 7A 。
该74HC / HCT165是8位并行负载或串行输入移位
具有互补串行输出寄存器（Q
7
和
Q
7
），可从最后一个阶段。当并行加载
（PL）输入是从D LOW时，并行数据
0
to
D
7
输入加载到寄存器异步。
74HC/HCT165
当PL为高电平时，数据输入寄存器串行的
D
s
输入和移位一个位置向右
(Q
0
→
Q
1
→
Q
2
与每个正向时钟等）
过渡。此功能允许并行到串行转换器
扩张绑Q
7
输出到D
S
的输入
后级。
时钟输入是一个门控-OR结构，允许一
输入要用作有源低时钟使能（CE）输入。
引脚分配为CP和CE输入可以是任意
并且可以逆转的布局方便。该
低到高的输入CE的过渡应该只需要
地方，而CP高可预测的操作。无论是
CP或在CE应前的高
低到高的PL的过渡，以防止移位数据
当PL被激活。
应用
•
并行 - 串行数据转换
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒
典型
符号
t
PHL
/ t
PLH
参数
传播延迟
CP到Q
7,
Q
7
PL到Q
7,
Q
7
D
7
以Q
7,
Q
7
最大时钟频率
输入电容
每个功率耗散电容
包
注1和2
条件
HC
C
L
= 15 pF的; V
CC
= 5 V
16
15
11
56
3.5
35
14
17
11
48
3.5
35
ns
ns
ns
兆赫
pF
pF
HCT
单位
f
最大
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
µW):
P
D
= C
PD
×
V
CC2
×
f
i
+ ∑
(C
L
×
V
CC2
×
f
o
）其中：
f
i
=输入MHz的频率
f
o
=输出MHz的频率
∑
(C
L
×
V
CC2
×
f
o
） =产出的总和
C
L
在PF =输出负载电容
V
CC
在V =电源电压
2.对于HC的条件为V
I
= GND到V
CC
对于HCT的条件为V
I
= GND到V
CC
−
1.5 V
订购信息
SEE
“ 74HC / HCT / HCU / HCMOS逻辑封装信息” 。
1990年12月
2
PHILIPS [ NXP SEMICONDUCTORS ]
