Philips Semiconductors
Preliminary data
1-port 400 Mbps physical layer interface
PDI1394P25
4.0 PIN AND BALL CONFIGURATION
4.1 LQFP CONFIGURATION
PLLGND
PLLGND
PLLV
DD
RESET
DGND
DGND
AGND
50
64
LREQ 1
SYSCLK 2
CNA 3
CTL0 4
CTL1 5
D0 6
D1 7
D2 8
63
62
61
60
59
58
57
56
55
54
53
52
51
49
48 AGND
47 NC
46 NC
45 NC
44 NC
43 NC
42 AV
DD
41 R1
PDI1394P25
D3 9
D4 10
D5 11
D6 12
D7 13
PD 14
LPS 15
NC 16
17
DGND
18
DGND
19
C/LKON
20
PC0
21
PC1
22
PC2
23
ISO
24
CPS
25
DV
DD
26
DV
DD
27
TESTM
28
BRIDGE
29
TEST0
30
AV
DD
31
AV
DD
32
AGND
40 R0
39 AGND
38 TPBIAS0
37 TPA0+
36 TPA0–
35 TPB0+
34 TPB0–
33 AGND
AGND
DV
DD
DV
DD
AV
DD
AV
DD
XO
NC
NC
XI
SV01828
2001 Sep 06
3