电气特性
表 55. MCG 规格 (继续)
符号
ffll_ref
fdco
说明
最小值
典型值
—
最大值
39.0625
25
单位
kHz
注释
FLL 参考频率范围
31.25
DCO 输出频率范
围
低范围(DRS = 00)
640 × ffll_ref
20
40
60
80
—
—
—
—
20.97
MHz
3, 4
中范围(DRS = 01)
1280 × ffll_ref
41.94
62.91
83.89
23.99
47.97
71.99
95.98
50
75
100
—
MHz
MHz
MHz
MHz
MHz
MHz
MHz
ps
中高范围(DRS = 10)
1920 × ffll_ref
高范围(DRS = 11)
2560 × ffll_ref
5, 6
fdco_t_DMX3 DCO 输出频率
低范围(DRS = 00)
732 × ffll_ref
2
中范围(DRS = 01)
1464 × ffll_ref
—
中高范围(DRS = 10)
2197 × ffll_ref
—
高范围(DRS = 11)
2929 × ffll_ref
—
Jcyc_fll
FLL 周期抖动
• fVCO = 48 MHz
• fVCO = 98 MHz
—
180
150
—
—
—
—
—
tfll_acquire FLL 目标频率获取时间
—
1
ms
7
PLL
fvco
Ipll
VCO 工作频率
PLL 工作电流
48.0
—
—
120
—
MHz
µA
8
8
1060
• 96 MHz 下的 PLL（fosc_hi_1 = 8 MHz，fpll_ref
= 2 MHz，VDIV 乘数= 48）
Ipll
PLL 工作电流
—
600
—
—
µA
• 48 MHz 下的 PLL（fosc_hi_1 = 8 MHz，fpll_ref
= 2 MHz，VDIV 乘数 = 24）
fpll_ref
PLL 参考频率范围
PLL 周期抖动 (RMS)
• fvco = 48 MHz
2.0
4.0
MHz
Jcyc_pll
9
9
—
—
120
75
—
—
ps
ps
• fvco = 100 MHz
Jacc_pll
1µs 内的 PLL 累加抖动(RMS)
• fvco = 48 MHz
—
—
1350
600
—
—
ps
ps
• fvco = 100 MHz
Dlock
Dunl
锁定输入频率公差
锁定退出频率公差
1.49
4.47
—
—
2.98
5.97
%
%
下一页继续介绍此表...
74
Freescale Semiconductor, Inc.
KS22/KS20 Microcontroller, Rev 3, 04/2016
NXP [ NXP ]
