电气特性
1. 模拟供电电流等于器件上每个模拟模块的工作或禁用电流之和。有关其供电电流请参见每个模块的特性。
2. 120 MHz 内核和系统时钟、60 MHz 总线时钟、24 MHz Flash 时钟。MCG 配置为 PEE 模式。禁用所有外设时钟。
3. 基于低级别编译优化进行缓存和预取。
4. 通过 IAR 7.2 以高优化级别编译 CoreMark 基准代码。
5. 120 MHz 内核和系统时钟、60 MHz 总线时钟、24 MHz Flash 时钟。MCG 配置为 PEE 模式。启用所有外设时钟。
6. 80 MHz 内核及系统时钟、40 MHz 总线时钟和 26.67 MHz Flash 时钟。MCG 配置为 PEE 模式。有运算操作。
7. 80 MHz 内核和系统时钟、40 MHz 总线时钟、和 26.67 MHz Flash 时钟。MCG 配置为 FEI 模式。禁用所有外设时钟。
8. 80 MHz 内核和系统时钟、40 MHz 总线时钟、和 26.67 MHz Flash 时钟。MCG 配置为 FEI 模式。启用所有外设时钟。
9. 80 MHz 内核和系统时钟、40 MHz 总线时钟和 26.67 MHz Flash 时钟。MCG 配置为 FEI 模式。有运算操作。
10. 25 MHz 内核及系统时钟，25 MHz 总线时钟和 25 MHz Flash 时钟。MCG 配置为 FEI 模式。
11. 4 MHz 内核、系统、及总线时钟和 1 MHz Flash 时钟。MCG 配置为 BLPE 模式。有运算操作。从 Flash 执行代码。
12. 4 MHz 内核、系统、及总线时钟和 1 MHz Flash 时钟。MCG 配置为 BLPE 模式。禁用所有外设时钟。从 Flash 执行代
码。
13. 4 MHz 内核、系统、及总线时钟和 1 MHz Flash 时钟。MCG 配置为 BLPE 模式。启用所有外设时钟，但外设未处于工
作状态。从 Flash 执行代码。
14. 4 MHz 内核、系统、及总线时钟和 1 MHz Flash 时钟。MCG 配置为 BLPE 模式。禁用所有外设时钟。
5.3.2.5.1 示意图：典型 IDD_RUN 工作特性
下面的数据是在以下条件下测定的：
• MCG 处于 FBE 模式，频率为 50 MHz 或更低。MCG 处于 FEE 模式，频率在
50 MHz 至 100MHz 之间。
• 无 GPIO 切换输出
• 从 Flash 执行代码且使能高速缓存
• 对于 ALLOFF 曲线，禁用除 FTFA 外的全部外设时钟
63
KS22/KS20 Microcontroller, Rev 3, 04/2016
NXP Semiconductor, Inc.
NXP [ NXP ]
