引脚配置
表 36. I2S1 信号说明
芯片信号名称
模块信号名称
说明
I/O
I2S1_MCLK
I2S1_RX_BCLK
I2S1_RX_FS
SAI_MCLK
音频主机时钟。从外部生成时，此主机时钟为输入；从内部生成时，
为输出。
I/O
SAI_RX_BCLK
SAI_RX_SYNC
接收位时钟。从外部生成时，此位时钟为输入；从内部生成时，为输
出。
I/O
I/O
接收帧同步。从外部生成时，此帧同步为位时钟同步采样的输入；从
内部生成时，为位时钟同步生成的输出。
I2S1_RXD
SAI_RX_DATA
SAI_TX_BCLK
接收数据。接收数据由位时钟同步采样。
I
I2S1_TX_BCLK
传送位时钟。从外部生成时，此位时钟为输入；从内部生成时，为输
出。
I/O
I2S1_TX_FS
I2S1_TXD
SAI_TX_SYNC
SAI_TX_DATA
发送帧同步。从外部生成时，此帧同步为位时钟同步采样的输入；从
内部生成时，为位时钟同步生成的输出。
I/O
O
发送数据。发送数据由位时钟同步生成，当未发送字时为三态。
表 37. FlexIO 信号说明
芯片信号名称
模块信号名称
说明
I/O
FXIO0_Dn
FXIO_Dn (n=0...7) 双向 FlexIO 移位器和定时器引脚输入/输出
I/O
4.3.7 人机接口(HMI)
表 38. GPIO 信号说明
芯片信号名称
PTA[31:0]1
PTB[31:0]1
PTC[31:0]1
PTD[31:0]1
PTE[31:0]1
模块信号名称
说明
I/O
I/O
I/O
I/O
I/O
I/O
PORTA31–PORTA0 通用输入/输出
PORTB31–PORTB0 通用输入/输出
PORTC31–PORTC0 通用输入/输出
PORTD31–PORTD0 通用输入/输出
PORTE31–PORTE0 通用输入/输出
1. 可用 GPIO 引脚取决于特定封装。有关具体哪些 GPIO 信号可用，请参见“信号复用”部分。
4.4 引脚配置
下图显示的是本文档所支持芯片的引脚分配。多个信号可通过单个引脚进行复
用。要确定每个引脚上可以使用哪些信号，请参见上一节“信号复用与引脚分配”。
42
KS22/KS20 Microcontroller, Rev 3, 04/2016
NXP Semiconductor, Inc.
NXP [ NXP ]
