概述
表 6. 不同工作模式下的外设状态 (继续)
内核模式
SLEEP 模式
器件模式
说明
WAIT
在 WAIT 模式下，所有外设模块均运行。MCU 内核处于 SLEEP 模式。
VERY LOW POWER
WAIT
在 VLPW 模式下，所有外设模块均低频运行（除了禁用的低压检测（LVD）监
视器）。MCU 内核处于 SLEEP 模式。
DEEP SLEEP STOP
模式
在 STOP 模式下，大部分外设时钟禁用且处于静止状态。当保留低电压检测保
护时，STOP 模式保留所有寄存器和 SRAM。在 STOP 模式下，ADC、 DAC、
CMP、LPTMR、RTC 和引脚中断运行。NVIC 禁用，但 AWIC 可用于从中断唤
醒。
VERY LOW POWER
STOP
在 VLPS 模式下，SRAM 的内容将保留。CMP（低速）、ADC、OSC、RTC、
LPTMR、TPM、FlexIO、LPUART、LPI2C、USB 和 DMA 运行，LVD 和 NVIC
禁用，AWIC 用于从中断唤醒。
Low Leakage
Stop(LLS3/LLS2)
状态保持功耗模式。大多数外设都处于状态保持模式（时钟停止），但 LLWU、
LPTimer、RTC、CMP、DAC 可以使用。NVIC 禁用；LLWU 用来唤醒。
注: LLWU 中断不可通过中断控制器屏蔽，以避免系统无法在 LLS 恢复时完全
退出停止模式的现象。
在 LLS3 模式下，所有 SRAM 均处于工作状态（保留内容，保持 I/O 状态）。
在 LLS2 模式下，SRAM_U 的一部分保持上电状态（保留内容，保持 I/O
状态）。
Very Low Leakage
Stop(VLLSx)
大多数外设禁用（时钟停止），但 LLWU、LPTimer、RTC、CMP、DAC 可以
使用。NVIC 禁用；LLWU 用来唤醒。
在 VLLS3 模式下，SRAM_U 和 SRAM_L 保持上电（保留内容，保持 I/O 状
态）。
在 VLLS2 模式下，SRAM_L 断电。SRAM_U 的一部分保持上电状态（保留内
容，保持 I/O 状态）。
在 VLLS1 和 VLLS0 模式下，所有 SRAM_U 和 SRAM_L 断电。32 字节系统寄
存器文件和 32 字节 VBAT 寄存器文件保持上电，以便保存客户关键型数据。
在 VLLS0 模式下，POR 检测电路可选断电。
断电
Battery Backup
RTC 和 32 字节 VBAT 寄存器文件由 VBAT 域供电并且充分运行。器件其余部
分断电。
2.1.9 LLWU
LLWU 模块用于将 MCU 从低漏功耗模式（LLS 和 VLLSx）中唤醒，并且仅在进
入低漏功耗模式时工作。从 LLS 恢复以后，LLWU 立即禁用。从 VLLSx 恢复以
后，LLWU 继续检测唤醒事件，直到用户确认唤醒事件为止。
以下是用作 LLWU 模块唤醒源的内部外设和外部引脚输入。
表 7. LLWU 输入的唤醒源
输入
唤醒源
LLWU_P0
PTE1/LLWU_P0 引脚
下一页继续介绍此表...
14
KS22/KS20 Microcontroller, Rev 3, 04/2016
NXP Semiconductor, Inc.
NXP [ NXP ]
