1.1千兆赫/ 510 MHz双PLL IC
表10. ˚F
o
LD编程真值表
X = DO NOT CARE条件
f
o
LD
输出状态
残疾人(注1 )
PLL1锁定检测(注2 ) ( LD1 )
PLL2锁定检测(注2 ) ( LD2 )
PLL1 / PLL2锁定检测(注2 )
PLL1参考分频器输出(F
c
1)
PLL2参考分频器输出(F
c
2)
PLL1可编程分频器输出(F
p
1)
PLL2可编程分频器输出(F
p
2)
串行数据输出
版权所有
版权所有
计数器复位(注3 )
C
14
( PLL1 ˚F
o
)
0
0
0
0
1
0
1
0
1
1
1
1
C
13
( PLL1 LD )
0
1
0
1
X
X
X
X
0
0
1
1
C
24
( PLL2 ˚F
o
)
0
0
0
0
0
1
0
1
1
1
1
1
C
23
( PLL2 LD )
0
0
1
1
0
0
1
1
0
1
0
1
注1 :当F
o
LD被禁用的输出是CMOS低电平。
注2 :锁定检测指示当VCO的频率是处于“锁定”时PLL1处于锁定状态和PLL1的锁定检测被选择时,的F
o
LD引脚
.
将高,具有窄脉冲低电平。当PLL2处于锁定状态和PLL2锁定检测被选择的F
o
LD引脚为高电平,窄
脉冲低电平。当PLL1 / PLL2锁定检测被选择的F
o
LD引脚将是高配窄脉冲低电平,只有当PLL1和PLL2
在锁。
注3 :计数器复位状态时激活复位所有计数器。在除去复位,计数器M,A和F简历计数
与R计数器紧密对准(最大误差为1分频的周期) 。复位比特可以被激活,以允许平滑
收购后开机。
文件70 / 0002 〜 07B
Peregrine半导体公司
®
9