PE9704
超前信息
寄存器编程
串行接口模式
串行接口模式，可通过设置
D
模式
输入“低” 。
而E_WR输入为“低”时，串行数据（DATA
输入） ，乙
0
到B
19
，是在移入一个缓冲寄存器
CLOCK的上升沿， LSB（乙
0
）第一。该
从这个缓冲寄存器的内容传送到
上的上升沿频率控制寄存器
S_WR根据时序图中示出
图3.这个数据控制柜如图所示
在表7中。
而E_WR输入为“高”时，串行数据（DATA
输入） ，乙
0
到B
7
，是在移入一个缓冲寄存器
CLOCK的上升沿， LSB（乙
0
）第一。该
从这个缓冲寄存器的内容传送到
上的下降沿增强寄存器
E_WR根据时序图中示出
图3. E_WR的下降沿之后，将数据
提供的控制位，如表8。这些
位是活跃的时候
ENH
输入为“低” 。
直接接口模式
直接接口模式，可通过设置
D
模式
输入“高” 。在此模式中，计数器值
被直接设置在外部引脚，如表7
和图2中的所有频率控制寄存器中的位是
寻址以外的PB （它是不可能的旁通
在直接模式下÷ 10月11日双模预分频器） 。
表7.频率寄存器编程
接口
模式
串行*
直接
ENH
1
1
D
模式
0
1
R
5
B
0
R
5
R
4
B
1
R
4
M
8
B
2
M
8
M
7
B
3
M
7
PB
B
4
0
M
6
B
5
M
6
M
5
B
6
M
5
M
4
B
7
M
4
M
3
B
8
M
3
M
2
B
9
M
2
M
1
B
10
M
1
M
0
B
11
M
0
R
3
B
12
R
3
R
2
B
13
R
2
R
1
B
14
R
1
R
0
B
15
R
0
A
3
B
16
A
3
A
2
B
17
A
2
A
1
B
18
A
1
A
0
B
19
A
0
*数据的时钟在串行时钟上升沿时E_WR为“低” ，转移到频率寄存器上S_WR上升沿。
LSB （第一）
MSB （后入）
表8.增强寄存器编程
接口
模式
串行**
ENH
0
D
模式
X
保留*
B
0
保留*
B
1
FP输出
B
2
动力
下
B
3
计数器
负载
B
4
MSEL
产量
B
5
FC输出
B
6
保留*
B
7
*程序为0
*数据的时钟在串行时钟上升沿时E_WR为“低” ，转移到频率寄存器上S_WR上升沿。
LSB （第一）
MSB （后入）
版权
Peregrine半导体公司2003
文件编号70 / 0083〜 00B
| |
UTSI
CMOS RFIC解决方案
第8页12
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
