欢迎访问ic37.com |
会员登录 免费注册
发布采购

9702-00 参数 Datasheet PDF下载

9702-00图片预览
型号: 9702-00
PDF下载: 下载PDF文件 查看货源
内容描述: 3.0 GHz的整数N分频PLL,抗辐射应用 [3.0 GHz Integer-N PLL for Rad Hard Applications]
分类和应用:
文件页数/大小: 14 页 / 276 K
品牌: PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
 浏览型号9702-00的Datasheet PDF文件第3页浏览型号9702-00的Datasheet PDF文件第4页浏览型号9702-00的Datasheet PDF文件第5页浏览型号9702-00的Datasheet PDF文件第6页浏览型号9702-00的Datasheet PDF文件第8页浏览型号9702-00的Datasheet PDF文件第9页浏览型号9702-00的Datasheet PDF文件第10页浏览型号9702-00的Datasheet PDF文件第11页  
PE9702
超前信息
表6. AC特性
V
DD
= 3.0 V, -40°C <牛逼
A
< 85 ℃,除非另有说明
符号
f
CLK
t
CLKH
t
CLKL
t
DSU
t
DHLD
t
PW
t
无缝线路
t
CE
t
WRC
t
EC
t
MDO
F
in
P
F
in
P
参考分频器
f
r
P
fr
相位检测器
f
c
注1 :
参数
串行数据时钟频率
串行时钟高电平时间
串行时钟低电平时间
SDATA设定时间后SCLK上升沿,D [ 7:0]设置时间
到M1_WR , M2_WR , A_WR , E_WR上升沿
SDATA后SCLK上升沿保持时间, D [ 7 : 0]保持时间
M1_WR , M2_WR , A_WR , E_WR上升沿
S_WR , M1_WR , M2_WR , A_WR , E_WR脉宽
SCLK上升沿到S_WR上升沿。 S_WR , M1_WR ,
M2_WR , A_WR下降沿到Hop_WR上升沿
SCLK下降沿到E_WR转型
S_WR下降沿到SCLK上升沿。 Hop_WR下降
边S_WR , M1_WR , M2_WR , A_WR上升沿
E_WR过渡到SCLK上升沿
后翅上升沿MSEL数据输出延时
工作频率
输入电平范围
工作频率
输入电平范围
工作频率
参考输入功率(注2 )
比较频率
条件
(注1 )
最大
10
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
控制接口和锁存器(请参阅图3,图4,图5 )
30
30
10
10
30
30
30
30
30
C
L
= 12 pF的
500
外部交流耦合
-5
50
外部交流耦合
(注3)
单端输入
(注3)
-2
20
-5
8
3000
5
300
5
100
ns
兆赫
DBM
兆赫
DBM
兆赫
DBM
兆赫
主分频器(包括预分频器)
主分频器(预分频器绕过)
功能模式测试期间FCLK验证。的功能模式串行编程部分的时钟频率为10 MHz ,以验证FCLK
特定连接的阳离子。
CMOS逻辑电平可以被用来驱动参考输入,如果直流耦合。电压输入需要的最小0.5V的
p-p
.
参数只能通过特性保证,未经测试。
注2 :
注3 :
Peregrine半导体股份有限公司。
|
http://www.peregrine-semi.com
版权
Peregrine半导体公司2003
分页: 15 7