PE4305
产品speci fi cation
图17.串行接口时序图
LE
表7. 5位衰减器串行编程
寄存器映射
时钟
B5
0
B4
C8
B3
C4
B2
C2
B1
C1
B0
C0.5
数据
最高位
最低位
↑
MSB (第一)
↑
LSB (后入)
t
SDSUP
t
SDHLD
t
LESUP
t
LEPW
注意:起始位( B5)必须始终是低的,以防止衰减器
进入未知状态。
图18.并行接口时序图
LE
并行数据
C8:C0.5
t
PDSUP
t
LEPW
t
PDHLD
表8.串行接口AC特性
V
DD
= 3.0 V, -40°C <牛逼
A
< 85 ℃,除非另有说明
符号
f
CLK
t
CLKH
t
CLKL
t
LESUP
t
LEPW
t
SDSUP
t
SDHLD
表9.并行接口AC特性
V
DD
= 3.0 V, -40°C <牛逼
A
< 85 ℃,除非另有说明
符号
t
LEPW
t
PDSUP
t
PDHLD
参数
串行数据时钟
频率(注1 )
串行时钟高电平时间
串行时钟低电平时间
LE建立时间过去后,
时钟的下降沿
LE最小脉冲宽度
串行数据建立时间
之前,时钟上升沿
串行数据保持时间
后时钟下降沿
民
最大
10
单位
兆赫
ns
ns
ns
ns
ns
ns
参数
LE最小脉冲宽度
数据建立时间之前
LE的上升沿
后数据保持时间
LE下降缘
民
10
10
10
最大
单位
ns
ns
ns
30
30
10
30
10
10
注:F
CLK
在功能模式测试过程中被验证。串行
的功能模式编程节主频
10MHz的验证是fclk规范。
©2005 Peregrine半导体公司保留所有权利。
第8页11
文件编号70 / 0159 〜 02C
│
的UltraCMOS RFIC ™解决方案