PE3335
产品speci fi cation
主要的反链
主计数器链将所述RF输入
频率f
in
通过从用户派生的整数。
在“M ”和“A ”专柜定义的值。这是
10/11双模分频器组成，
模量的选择逻辑，和9位M计数器。环境
PRE_EN
“低”
使10/11预分频器。环境
PRE_EN
“高”
允许˚F
in
绕过预分频器
上下预分频器的权力。
从主计数器链中，f的输出
p
，是
与VCO的频率，男
in
通过以下
公式：
f
p
= F
in
/ [ 10× （M + 1 ） + A]
其中A
≤
M + 1, 1
≤
M
≤
511
(1)
寄存器编程
并行接口模式
并行接口模式，可通过设置
BMODE
输入“低”和SMODE输入“低” 。
并行输入的数据D [ 7：0] ，被锁在一
平行的方式为三种， 8位主
上M1_WR的上升沿寄存器的部分，
M2_WR ，或每中所示的映射A_WR
表7第10页的主要内容上
寄存器的内容传送到一个辅助寄存器
在根据本Hop_WR的上升沿
如图时序图4的数据是
传送到计数器示于表7
第10页。
辅助寄存器作为缓冲，以允许
快速变化的VCO频率。这
双缓冲“乒乓”计数器控制
通过FSELP输入进行编程。当
FSELP是“高” ，主寄存器的内容
设置计数器输入。当FSELP为“低” ，则
二次寄存器的内容被使用。
并行输入的数据D [ 7：0] ，被锁存到
上的上升沿增强寄存器
E_WR根据时序图中示出
图4.该数据提供控制位为
第10页有位在表8所示
通过认定上的功能
ENH
输入
“低” 。
串行接口模式
串行接口模式，可通过设置
BMODE
输入“低”和SMODE输入“高” 。
而E_WR输入为“低”和S_WR
输入为“低” ，串行输入数据（ SDATA输入） ，乙
0
到B
19
，被时钟串行地插入主
在SCLK ， MSB的上升沿寄存器（B
0
)
第一。从主寄存器中的内容是
转移到在二次寄存器
无论是S_WR或Hop_WR的上升沿
根据所示的时序图
图4-5 。数据传送到计数器
如表7所示，第10页。
由主提供的双缓冲
和辅助寄存器允许“乒乓”
使用FSELS输入计数器控制。当
FSELS是“高” ，主寄存器的内容
设置计数器输入。当FSELS为“低” ，则
二次寄存器的内容被使用。
而E_WR输入为“高”和S_WR
文档编号70-0049-02
│
的UltraCMOS RFIC ™解决方案
当环路锁定时，女
in
是关系到
基准频率f
r
，通过下面的等式：
F
in
= [ 10× （M + 1 ） + A ]× （F
r
/ (R+1))
其中A
≤
M + 1, 1
≤
M
≤
511
(2)
关于A的上限的后果是使f
in
必须大于或等于90× （六
r
/ （R + 1） ）到
获得连续通道。编程并购
计数器具有“1”的最小值将导致
“2”的最小M计数器的分频比。
当预分频器被旁路，方程
变为：
F
in
= （M + 1）× （F
r
/ (R+1))
其中，1
≤
M
≤
511
(3)
在直接接口模式，主计数器输入M
7
和M
8
在内部被拉低。
参考计数器
引用计数器链划分参考
频率f
r
下降到相位检测器
比较频率f
c
.
6-位R计数器的输出频率是
通过以下有关的基准频率
公式：
f
c
= f
r
/ (R + 1)
其中0
≤
R
≤
63
(4)
注意，编程r为r = “0”，将通过
基准频率f
r
直接到相位
探测器。
在直接接口模式，R计数器输入ř
4
和
R
5
在内部强制为低电平（ “0”） 。
©2005 Peregrine半导体公司保留所有权利。
第8页共15
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
