PE3335
产品speci fi cation
表6. AC特性：
V
DD
= 3.0 V， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号
f
CLK
t
CLKH
t
CLKL
t
DSU
t
DHLD
t
PW
t
无缝线路
t
CE
t
WRC
t
EC
t
MDO
参数
串行数据时钟频率
串行时钟高电平时间
串行时钟低电平时间
SDATA设定时间后SCLK上升沿，D [ 7：0]设置时间
到M1_WR ， M2_WR ， A_WR ， E_WR上升沿
SDATA后SCLK上升沿保持时间， D [ 7 ： 0]保持时间
M1_WR ， M2_WR ， A_WR ， E_WR上升沿
S_WR ， M1_WR ， M2_WR ， A_WR ， E_WR脉宽
SCLK上升沿到S_WR上升沿。 S_WR ， M1_WR ，
M2_WR ， A_WR下降沿到Hop_WR上升沿
SCLK下降沿到E_WR转型
S_WR下降沿到SCLK上升沿。 Hop_WR下降
边S_WR ， M1_WR ， M2_WR ， A_WR上升沿
E_WR过渡到SCLK上升沿
后翅上升沿MSEL数据输出延时
条件
民
最大
10
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
控制接口和锁存器（请参阅图3，图4，图5 ）
30
30
10
10
30
30
30
30
30
C
L
= 12 pF的
8
ns
主分频器（包括预分频器）
F
in
P
鳍
工作频率
输入电平范围
外部交流耦合
500
-5
3000
5
兆赫
DBM
主分频器（预分频器绕过）
F
in
P
鳍
参考分频器
f
r
P
fr
V
fr
相位检测器
f
c
注1 ：
注2 ：
注3 ：
比较频率
（注1 ）
20
兆赫
工作频率
参考输入功率
输入灵敏度
（注1 ）
单端输入
外部交流耦合
（注3）
（注2 ）
-2
0.5
100
10
兆赫
DBM
V
P-P
工作频率
输入电平范围
外部交流耦合
50
-5
300
5
兆赫
DBM
参数只能通过特性保证，未经测试。
运行在低频率（ < 10MHz的正弦波） ，该设备将仍然是功能性，但可能会导致相位噪声劣化。插入一个低
噪声放大器方达的边缘，建议在较低的输入频率。
CMOS逻辑电平可以被使用，如果直流耦合。为了达到最佳的相位噪声性能，参考输入下降沿速度应该会更快
超过80mV的/纳秒。
©2005 Peregrine半导体公司保留所有权利。
第15 6
文档编号70-0049-02
│
的UltraCMOS RFIC ™解决方案
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
