PE3236
产品speci fi cation
表1.引脚说明（续）
PIN号
引脚名称
S_WR
13
D
4
M
4
SDATA
14
D
5
M
5
SCLK
15
D
6
M
6
FSELS
16
D
7
PRE_EN
17
GND
FSELP
18
A0
直接
串行
E_WR
19
A
1
M2_WR
20
A
2
SMODE
21
A
3
22
23
24
25
26
27
28
29
BMODE
V
DD
M1_WR
A_WR
Hop_WR
F
in
F
in
GND
直接
所有
所有
并行
并行
串行，并行
所有
所有
所有
输入
输入
（注1 ）
输入
输入
输入
输入
输入
直接
串行，并行
输入
输入
并行
直接
并行
输入
输入
输入
输入
输入
并行
直接
串行
并行
直接
串行
并行
直接
串行
并行
直接
所有
并行
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
接口模式
串行
TYPE
输入
描述
串联负载使能输入。虽然S_WR为“低” ， SDATA可连续计时。
主寄存器中的数据被传输到上S_WR或Hop_WR辅助寄存器
上升沿。
并行数据总线的第4位。
M计数器第4位。
二进制串行数据输入。输入数据输入MSB优先。
并行数据总线的第5位。
M计数器位5 。
串行时钟输入。 SDATA被计时串联成20位的主要寄存器（ E_WR
“低” ），或在SCLK的上升沿8位增强寄存器（ E_WR “高”）。
并行数据总线的第6位。
M计数器第6位。
选择主寄存器的内容（ FSELS = 1）或辅助寄存器（ FSELS = 0）为
内部计数器而在串行接口模式下的编程。
并行数据总线的第7位（MSB）。
预分频器使能，积极为“低” 。当“高” ，女
in
绕过预分频器。
地面上。
选择主要寄存器（ FSELP = 1）或仲寄存器的内容（ FSELP = 0）为
内部计数器，而在并行接口模式下的编程。
A计数器0位（ LSB ） 。
增强的寄存器写使能。虽然E_WR是“高” ， SDATA可连续
时钟在SCLK的上升沿增强的寄存器。
增强寄存器写入。 D [ 7：0]被锁存到所述增强的寄存器
上升E_WR的边缘。
A计数器第1位。
M2写。 D [ 3：0]被锁存到主寄存器（R [5：4 ]中，M [ 8:7 ] ）的上升
M2_WR的边缘。
A计数器第2位。
选择串行总线接口模式（ BMODE = 0，
SMODE = 1 ）或并行接口模式
（ BMODE = 0， SMODE = 0）。
A计数器第3位（ MSB） 。
选择直接接口模式（ BMODE = 1 ） 。
相同的引脚1 。
M1写。 D [ 7：0]被锁存到主寄存器（ Pre_en ，
M [ 6：0] ）的上升
M1_WR的边缘。
写。 D [ 7：0]被锁存到主寄存器（R [3：0 ]，A [ 3 ：0]）的上升沿
的A_WR 。
合写。主寄存器的内容被锁存到次级
上Hop_WR的上升沿进行注册。
来自VCO预分频器输入。 2.2 GHz的最高频率。
预分频器的互补输入。旁路电容串联一个51
Ω
电阻器
应放置在尽可能靠近此引脚和直接连接到
接地平面。
地面上。
文档编号70-0026-03
│
www.psemi.com
© 2003-2005 Peregrine半导体公司保留所有权利。
第15 3
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
