牛津半导体有限公司
OX12PCI840
4
4.1
PCI牛逼
ARGET
C
ONTROLLER
手术
该OX12PCI840将完成所有交易的
断开，用数据，即该设备将断言STOP ＃
沿着信号TRDY ＃ ，以保证总线主
不继续进行突发访问。的例外
这是重试，这将在响应被发信号到任何
访问而OX12PCI840从串行读
EEPROM 。
该OX12PCI840执行中速地址
由PCI规范定义的解码。它声称的
两个时钟后DEVSEL ＃总线信号FRAME ＃为第一
低采样所有总线事务帧，地址
该芯片。快速回至后端交易由支持
该OX12PCI840为目标，因此总线主机执行
写交易到并行端口更快序列
当不需要帧间周转周期。
该设备支持的任意组合字节使得
PCI配置寄存器和局部
配置寄存器（见基址2和3 ） 。如果一个
字节使能不被确认，该字节是不受一
写操作和不确定的数据在读取时返回。
该OX12PCI840进行奇偶校验生成和检查
由标准定义的所有PCI总线事务。如果一个
在PCI总线上的地址相发生奇偶校验错误，则
器件将通过声明的标准方式报告错误
的SERR ＃信号的总线。然而，如果该地址/命令
组合解码为有效的访问，它仍然会
完成交易，就好像奇偶校验是
正确的。
该OX12PCI840不支持任何类型的缓存或
数据缓冲，比并行端口接口等
本身。
该OX12PCI840响应以下PCI
交易： -
•
配置存取： OX12PCI840回应
类型0配置中读取，如果IDSEL写
信号被确认和总线地址选择
配置寄存器的功能为0 ，设备将
通过断言响应配置事务
DEVSEL ＃ 。那么数据传输如下。任何其他
配置事务将被忽略
OX12PCI840.
IO读取/写入：该地址与比较
地址保留在I / O基地址寄存器
（巴） 。如果地址落入的分配的一个
范围，设备将在IO事务处理响应
通过置DEVSEL ＃ 。数据传输遵循这一
地址阶段。只有字节访问，可以
该函数的BAR （不包括本地配置
寄存器，其中WORD ， DWORD访问
支持）。对于IO访问到这些区域中，所述
控制器比较AD [ 1：0]与字节使能
如在PCI规范中定义的信号。访问
总是完成;但是，如果正确的BE信号
不存在，则交易将不会产生任何影响。
存储器读/写操作：这些将在同一处理
方式的I / O事务，所不同的是存储器
范围内被使用。存储器访问单字节
区域总是被扩展到在双字
OX12PCI840 。换句话说， OX12PCI840储量
在单字节的区域每字节的DWORD 。该装置
允许用户使用定义的活性字节通道
LCC [ 4 ： 3 ]，这样以big-endian系统硬件
可自动交换字节通道。对于内存
以单字节区域映射访问，则
OX12PCI840比较断言字节使能带
所选择的字节车道LCC [ 4 ： 3 ] ，并完成
操作如果出现匹配，否则访问将
正常完成PCI总线上，但它没有
对无论是并行端口或本地总线的影响
控制器。
所有其他周期（ 64位，特殊的周期，版权所有
编码等）将被忽略。
•
•
4.2
配置空间
该OX12PCI840是一个单一功能的设备，具有一个
配置空间。该标准中所有必填字段
头实现的，再加上电源管理
扩展功能寄存器组。的格式
配置空间被示于表2见下页。
一般情况下，写入未执行任何寄存器
被忽略，并且从未实现的寄存器中读取所有
返回0 。
•
DS -0021 6月05
第9页
OXFORD [ OXFORD SEMICONDUCTOR ]
