SN74LS373 SN74LS374
连接图DIP
（ TOP VIEW ）
SN74LS373
V
CC
20
O
7
19
D
7
18
D
6
17
O
6
16
O
5
15
D
5
14
D
4
13
O
4
12
LE
11
V
CC
20
O
7
19
D
7
18
D
6
17
SN74LS374
O
6
16
O
5
15
D
5
14
D
4
13
O
4
12
CP
11
1
OE
2
O
0
3
D
0
4
D
1
5
O
1
6
O
2
7
D
2
8
D
3
9
O
3
10
GND
注意：
该Flatpak版本
有相同的管脚
（连接图）为
双列直插式封装。
1
OE
2
O
0
3
D
0
4
D
1
5
O
1
6
O
2
7
D
2
8
D
3
9
O
3
10
GND
加载中
（注一）
引脚名称
D
0
– D
7
LE
CP
OE
O
0
– O
7
数据输入
锁存使能（高电平有效）输入
时钟（高电平有效边沿）输入
输出使能（低电平有效）输入
输出
高
0.5 U.L.
0.5 U.L.
0.5 U.L.
0.5 U.L.
65 U.L.
低
0.25 U.L.
0.25 U.L.
0.25 U.L.
0.25 U.L.
15 U.L.
注意事项：
一） 1 TTL单位负载（ U.L. ） = 40
m
一个HIGH / 1.6 mA低。
真值表
LS373
D
n
H
L
X
X
LE
H
H
L
X
OE
L
L
L
H
O
n
H
L
Q
0
Z*
D
n
H
L
X
X
LS374
LE
OE
L
L
H
O
n
H
L
Z*
H =高电压等级
L =低电压等级
X =非物质
Z =高阻抗
*注：内容触发器不受输出的状态使能输入端（OE） 。
http://onsemi.com
2
ONSEMI [ ON SEMICONDUCTOR ]
