FEDL70Q5111LA-01
1
半导体
CLK和配置
引脚名称
SCLK
XCLK
SCLKSEL
方向
I
I
I
国内
上拉/下拉
—
—
拆毁
初始
价值
—
—
—
针
放置
D13
D11
B10
描述
ML70Q5111LA
主时钟（12 ， 13或16MHz ）输入管脚
（功率电平： CMOS电平）
用户时钟输入引脚
系统时钟选择引脚
L：选择CLK通过内部PLL分
H：选择XCLK输入信号
主时钟选择引脚
SCLKFSEL [1：0 ] = “00” ： 12兆赫
“01” ：13兆赫
“10” ： 16兆赫
“ 11 ” ：故宫
硬件复位引脚（复位= L）
硬件复位引脚（复位= L ） ，输出
BANK0区位宽度选择引脚
L： 8位
H： 16位
开机时重映射引脚选择
REMAP [1：0 ] = “00”禁
“01”堆积闪存ROM
“10”的外部
MCS1
设备
“ 11 ”外部
MCS0
设备
SCLKFSEL0
SCLKFSEL1
RESET
RESET_OUT
BBWSEL
I
I
I
O
I
拆毁
拆毁
—
—
拆毁
—
—
—
—
—
A9
D9
D5
B9
B8
REMAP0
REMAP1
I
I
—
—
—
—
D10
F11
内存I / F
引脚名称
MA [ 19 ： 0 ]
MD [ 15：0]
MWE
MRE
MCS0
MCS1
MBS0
MBS1
MOE0
MOE1
方向
O
I / O
O
O
O
O
O
O
O
O
国内
上拉/下拉
—
撩
—
—
—
—
—
—
—
—
初始
价值
L
—
H
H
H
H
H
H
H
H
针
放置
[*1]
[*2]
B4
A5
C4
C5
G10
H10
G13
G11
描述
外部地址总线
外部数据总线
外部写使能信号输出
外部的读使能信号输出
外部空间0片选
外部空间1片选
外部的低字节选择
外部的高字节选择
外
MCS0
器输出使能
（ MCS0和
MRE
或输出）
外
MCS1
器输出使能
（ MCS1和
MRE
或输出）
[*1]
MA19 ： M3 ; MA18 ： N4 ; MA17 ： L5 ;
MA13 ： N6 ; MA12 ： M6 ; MA11 ： K6 ;
MA6 ： K8 ;
MA5 ： M9 ; MA4 ： N8 ;
MA16 ： M4 ; MA15 ： K5 ; MA14 ： M5
MA10 ： M7 ; MA9 ： L7 ;
MA8 ： N7 ;
MA3 ： K9 ;
MA2 ： M10 ; MA1 ： N9 ;
MA7 ： L8
MA0 ： L9
[*2]
MD15 ： N10 ; MD14 ： M11 ; MD13 ： K10 ; MD12 ： N11 ; MD11 ： M12 ; MD10 ： M13
MD9 ： L11 ; MD8 ： L13 ; MD7 ： K11 ; MD6 ： L12 ; MD5 ： K13 ; MD4 ： J11 ; MD3 ： K12 ;
MD2 ： J13 ; MD1 ： J10 ; MD0 ： H12
6/26
OKI [ OKI ELECTRONIC COMPONETS ]
