FEDL 7012-04-01
1
半导体
ML7012-04
引脚说明
系统时钟&
符号
OSCO
OSC1
I / O
I
O
描述
引脚连接晶体,电阻器和电容器的主时钟振荡。当
从外部来源的主时钟,使用OSC0离开OSC1开放。
主时钟频率= 11.0592 MHz的。当
PDN / RST
=
“0”,
OSC1 =
“1”.
掉电复位和控制输入引脚。当
PDN / RST
=
“0”,
此装置是在
掉电状态和内部电路复位。
“ 0 ” :掉电状态下,
“1”:
正常工作
PDN / RST
上电后,使用此引脚设定后,以“0”为1 μs或更多的内部复位
电路。等待230毫秒或更多,需要直到之后重新启动正常操作
复位释放。
如果此引脚上电后保持为“0 ”时,内部电路变得不确定和
掉电电流可能会增加。为了避免这种情况,输入
“1”
这个引脚和启动
振荡或输入主时钟来操作内部电路,然后将其设置为
“0”
I
V.24串行接口
符号
性病
SRD
RTS
CTS
DCD
DSR
DTR
CI
I / O
I
O
I
O
O
O
I
O
描述
发送数据输入引脚
接收数据输出引脚
当
PDN / RST
=
“0”,
SRD输出
“1”.
RTS(请求发送)信号输入端子
CTS (清除发送)信号输出引脚
当
PDN / RST
=
“0”,
CTS输出
“1”.
DCD (数据载波检测)信号输出引脚
当
PDN / RST
=
“0”,
DCD输出
“1”.
DSR (数据集就绪)信号输出引脚
当
PDN / RST
=
“0”,
DSR输出
“1”.
DTR (数据终端就绪)信号输入引脚
的CI (呼叫指示符)信号输出引脚( * 2)
当
PDN / RST
=
“0”,
CI输出
“1”.
0 :空间, 1 :马克
0 :空间, 1 :马克
0 :开1 :关
0 :开1 :关
0 :开1 :关
0 :开1 :关
0 :开1 :关
0 :开1 :关
4/22