FEDL63187B-06
Semiconductor
1
ML63187B/63189B
PAD CONFIGURATION (ML63187B)
Pad Layout
MDB
MD
TST2
TST1
XT0
XT1
RESET
OSC0
OSC1
V
DDL
V
DD
CB2
CB1
V
DDH
C2
C1
V
DD5
V
DD4
V
DD3
V
DD2
V
DD1
V
SS
COM16
COM15
COM14
COM13
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
V
DDI
PE.0
PE.1
PE.2
PE.3
PB.0
PB.1
PB.2
PB.3
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
SEG0
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7
SEG8
SEG9
SEG10
SEG11
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
Y
(0,0)
X
COM12
COM11
COM10
COM9
SEG63
SEG62
SEG61
SEG60
SEG59
SEG58
SEG57
SEG56
SEG55
SEG54
SEG53
SEG52
SEG51
SEG50
SEG49
SEG48
SEG47
SEG46
SEG45
SEG44
SEG43
SEG42
SEG41
SEG40
SEG39
SEG38
SEG12
SEG13
SEG14
SEG15
SEG16
SEG17
SEG18
SEG19
SEG20
SEG21
SEG22
SEG23
SEG24
SEG25
SEG26
SEG27
SEG28
SEG29
SEG30
SEG31
SEG32
SEG33
SEG34
SEG35
SEG36
SEG37
Chip size
Chip thickness
Coordinate origin
Pad hole size
Pad size
Minimum pad pitch
: 4.238 mm
×
4.914 mm
: 350
µm
(280
µm:
available as required)
: center of chip
: 100
µm ×
100
µm
: 110
µm ×
110
µm
: 140
µm
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
Note: The chip substrate voltage is V
SS
.
ML63187
8/36
OKI [ OKI ELECTRONIC COMPONETS ]
