欢迎访问ic37.com |
会员登录 免费注册
发布采购

MD56V62400-10TA 参数 Datasheet PDF下载

MD56V62400-10TA图片预览
型号: MD56V62400-10TA
PDF下载: 下载PDF文件 查看货源
内容描述: [Synchronous DRAM, 16MX4, 9ns, CMOS, PDSO54, 0.400 INCH, 0.80 MM PITCH, PLASTIC, TSOP2-54]
分类和应用: 时钟动态存储器光电二极管内存集成电路
文件页数/大小: 28 页 / 307 K
品牌: OKI [ OKI ELECTRONIC COMPONETS ]
 浏览型号MD56V62400-10TA的Datasheet PDF文件第9页浏览型号MD56V62400-10TA的Datasheet PDF文件第10页浏览型号MD56V62400-10TA的Datasheet PDF文件第11页浏览型号MD56V62400-10TA的Datasheet PDF文件第12页浏览型号MD56V62400-10TA的Datasheet PDF文件第14页浏览型号MD56V62400-10TA的Datasheet PDF文件第15页浏览型号MD56V62400-10TA的Datasheet PDF文件第16页浏览型号MD56V62400-10TA的Datasheet PDF文件第17页  
¡ Semiconductor  
MD56V62400/H  
Page Read & Write Cycle (Same Bank) @ CAS Latency = 2, Burst Length = 4  
0
1
2
3
4
5
6
7
8
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
CLK  
High  
CKE  
CS  
Bank A Active  
RAS  
CAS  
lCCD  
Ca0  
Cb0  
Cc0  
Cd0  
ADDR  
A13  
A12  
A10  
DQ  
Qa0 Qa1 Qb0 Qb1  
Dc0 Dc1 Dd0  
*Note2  
tWR  
lOWD  
WE  
*Note1  
DQM  
Read Command Read Command  
Write Command Write Command  
Precharge Command  
*Notes: 1. To write data before a burst read ends, DQM should be asserted three cycles prior to the write command  
to avoid bus contention.  
2. To assert row precharge before a burst write ends, wait tWR after the last write data input.  
Input data during the precharge input cycle will be masked internally.  
13/28