恩智浦半导体
P89V51RB2/RC2/RD2
8位微控制器80C51内核
表3中。
符号
P1.2/ECI
P89V51RB2 / RC2 / RD2引脚说明
- 续
针
DIP40
3
TQFP44
42
PLCC44
4
I / O
I
P1.2 —
口位2 。
ECI -
外部时钟输入。这个信号是在外部
时钟输入PCA 。
P1.3 —
口位3 。
CEX0 -
捕捉/比较外部I / O PCA模块0 。
每个捕捉/比较模块连接到端口1引脚
外部I / O 。当不使用主成分分析，该引脚可
处理标准的I / O。
P1.4 —
口位4 。
SS —
从端口选择SPI输入。
CEX1 -
捕捉/比较外部I / O PCA模块1 。
P1.5 —
口位5 。
MOSI -
主机输出从机输入的SPI 。
CEX2 -
捕捉/比较外部I / O PCA模块2 。
P1.6 —
口位6 。
MISO -
主机输入从机输出的SPI 。
CEX3 -
捕捉/比较外部I / O PCA模块3 。
P1.7 —
口位7 。
SPICLK -
串行时钟输入/输出SPI 。
CEX4 -
捕捉/比较外部I / O PCA模块4 。
端口2 ：
端口2是一个具有内部的8位双向I / O口
引体向上。端口2引脚由内部拉高
上拉'1'时被写入到其中，并可以用作
输入这种状态。作为输入使用时， P2口是
外部拉低时将输出电流（I
IL
）由于
内部上拉电阻。端口2发送高位地址
在从外部程序存储器和取字节
在使用16位外部数据存储器访问
地址（ MOVX @ DPTR ） 。在本申请中，它使用强
过渡到'1'时，内部上拉电阻。端口2也
接收一些控制信号和一个局部的高次
外部主机模式编程过程中的地址位
和VERI网络阳离子。
P2.0 —
口位0 。
A8 —
地址第8位。
P2.1 —
口位1 。
A9 —
地址位9 。
P2.2 —
口位2 。
A10 —
地址位10 。
P2.3 —
口位3 。
A11 —
地址位11 。
P2.4 —
口位4 。
A12 —
地址位12 。
TYPE
描述
P1.3/CEX0
4
43
5
I / O
I / O
P1.4 / SS / CEX1 5
44
6
I / O
I
I / O
P1.5/MOSI/
CEX2
6
1
7
I / O
I / O
I / O
P1.6/MISO/
CEX3
7
2
8
I / O
I / O
I / O
P1.7/SPICLK/
CEX4
8
3
9
I / O
I / O
I / O
I / O与
国内
引体向上
P2.0到P2.7
P2.0/A8
P2.1/A9
P2.2/A10
P2.3/A11
P2.4/A12
21
22
23
24
25
18
19
20
21
22
24
25
26
27
28
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
P89V51RB2_RC2_RD2_5
© NXP B.V. 2009保留所有权利。
产品数据表
牧师05 - 2009年11月12日
7 80
PHILIPS [ NXP SEMICONDUCTORS ]
