恩智浦半导体
LPC2212/2214
单芯片16位/ 32位ARM微控制器
表3中。
符号
引脚说明
- 续
针
33
类型描述
I
I
I
I / O
AIN3 -
ADC输入3。该模拟输入总是连接到相应的管脚。
EINT3 -
外部中断3输入。
CAP0 [0] -
输入捕捉定时器0 ，通道0 。
端口1是与独立的方向控制一个32位双向I / O口
每个位。端口1引脚的操作取决于所选择的引脚功能
通过管脚连接模块。
引脚2到15端口1不可用。
低电平有效片选0的信号。
（银行0的地址范围为0x8000 0000〜 0x80FF FFFF ）
低电平有效输出使能信号。
跟踪包位0，标准I / O端口内部上拉。
跟踪包位1，标准I / O端口内部上拉。
跟踪包位2，标准I / O端口内部上拉。
跟踪包位3，标准I / O端口内部上拉。
跟踪同步;标准I / O口内部上拉。
注： LOW这个引脚当RESET为低，会使P1 [ 25:16 ]到
操作复位后跟踪端口。
P0[30]/AIN3/EINT3/
CAP0[0]
P1 [ 0]， P1 [ 31 ]
P1[0]/CS0
P1[1]/OE
P1[16]/TRACEPKT0
P1[17]/TRACEPKT1
P1[18]/TRACEPKT2
P1[19]/TRACEPKT3
P1[20]/TRACESYNC
91
90
34
24
15
7
102
O
O
O
O
O
O
O
P1[21]/PIPESTAT0
P1[22]/PIPESTAT1
P1[23]/PIPESTAT2
P1[24]/TRACECLK
P1[25]/EXTIN0
P1[26]/RTCK
95
86
82
70
60
52
O
O
O
O
I
I / O
流水线状态位为0的标准I / O口内部上拉。
流水线状态位1，标准I / O端口内部上拉。
流水线状态位2，标准I / O端口内部上拉。
跟踪时钟。标准I / O端口内部上拉。
外部触发输入。标准I / O和内部上拉。
返回测试时钟输出。添加到JTAG端口的额外信号。助攻
当处理器频率变化的同步调试。双向引脚
带内部上拉了起来。
注： LOW这个引脚当RESET为低，会使P1 [ 31:26 ]到
操作复位后，调试端口。
P1[27]/TDO
P1[28]/TDI
P1[29]/TCK
P1[30]/TMS
P1[31]/TRST
P 2 [0]至P2 [31]
144
140
126
113
43
O
I
I
I
I
I / O
测试数据出来JTAG接口。
测试数据为JTAG接口。
测试时钟为JTAG接口。这个时钟必须比要慢
1
⁄
6
CPU的
时钟（ CCLK）用于JTAG接口进行操作。
测试模式选择为JTAG接口。
测试复位的JTAG接口。
端口2是与独立的方向控制一个32位双向I / O口
每个位。端口2引脚的操作取决于所选择的引脚功能
通过管脚连接模块。
外部存储器数据线0 。
外部存储器数据线1 。
外部存储器数据线2 。
外部存储器数据线3 。
外部存储器数据线4 。
外部存储器数据线5 。
外部存储器数据线6 。
P2[0]/D0
P2[1]/D1
P2[2]/D2
P2[3]/D3
P2[4]/D4
P2[5]/D5
P2[6]/D6
98
105
106
108
109
114
115
I / O
I / O
I / O
I / O
I / O
I / O
I / O
LPC2212_2214
本文档中提供的所有信息受法律免责声明。
© NXP B.V. 2011保留所有权利。
产品数据表
启5 - 2011年6月14日
8 47
PHILIPS [ NXP SEMICONDUCTORS ]
