PC16552D双通用异步收发器与FIFO的
1995年6月
PC16552D
双通用异步
收发器与FIFO的
概述
该PC16552D是PC16550D通用的双通道版本
异步收发器( UART ),两个串行
频道是除了一个共同完全独立
CPU接口和晶振输入上电时两个通道
在功能上等同于16450每个通道都可以
具有片上发送和接收FIFO (先进先出操作
模式) ,以减轻过度的软件开销的CPU
在FIFO模式下每个通道能够缓冲16字节
数据(加3位误差数据的每一个字节中的RCVR FIFO)的
在发射器和接收器的所有的FIFO控制
逻辑芯片上,以尽量减少系统开销,最大化
系统效率
信令DMA传输是通过每两个引脚进行
通道( TXRDY和RXRDY )的RXRDY功能mul-
tiplexed一个引脚上的OUT 2 BAUDOUT功能
系统蒸发散CPU可以通过一个新的选择这些功能
注册(备用功能寄存器)
每个通道进行串行到并行的数据转换
从外围设备或一个调制解调器接收到的字符
和并行到串行的数据字符转换重
可察觉从CPU CPU可以阅读完整的
每个通道在任何时间的状态信息的状态重新
移植包括传输类型和状态操作
由DUART以及任何错误正在执行系统蒸发散
条件(奇偶帧溢出或间隔中断)
该DUART包括一个可编程的波特率发生器
器每个通道的每个能够分频的
通过1除数到输入端(2
16
b
1) ,并产生一个16
c
时钟驱动内部的发送器逻辑规定
也包括使用本16
c
时钟来驱动所述接收机
逻辑的DUART拥有完整的调制解调器控制能力
和处理器的中断系统中断可以亲
编程,以根据用户的要求最小化的COM
思想促进需要处理的通信链路
该DUART采用美国国家半导体的捏造
先进的M
2
CMOS
TM
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
双独立的UART
能够运行所有现有的16450和PC16550D的
软件
复位后所有寄存器是相同的16450稳压
存器组
读取和写入的84 ns的周期时间
在FIFO模式发射机和接收机分别
缓冲带16字节FIFO ,以减少数量
中断提交给CPU
持有和移位寄存器中的16450模式消除
需要对CPU之间的精确同步
和串行数据
添加或删除标准异步通信
位(启动,停止和奇偶校验)或从串行数据
独立控制的发送接收线状态
和数据集的中断
可编程的波特率发生器分任意输入时钟
由1至(2
16
b
1) ,并生成16个
c
时钟
调制解调器控制功能( RTS CTS DSR DTR RI
和DCD )
完全可编程的串行接口特性
5- 6- 7-或8-位字符
偶奇或无奇偶校验位的产生和检测
1 - 1 - 或2个停止位
波特率产生(DC到1 5M波特) 16
c
时钟
错误的起始位检测
完整的状态报告功能
三态TTL驱动为数据和控制总线
行中止的产生和检测
内部诊断功能
通信链路故障环回控制
隔离
突破平价溢出帧错误模拟
全部中断优先级控制系统
也可以在软件控制下复位到16450模式
注意:此部分专利
TRI- STATE是美国国家半导体公司的注册商标。
M
2
CMOS
TM
是美国国家半导体公司的商标。
C
1995年全国半导体公司
TL Ç 9426
RRD - B30M75印制在U S A