PC16550D通用异步收发器与FIFO的
1995年6月
PC16550D通用异步
收发器与FIFO的
概述
该PC16550D是原16450的改进版本
通用异步收发器（ UART ）
功能上等同于在上电16450 （字符
TER模式）的PC16550D可投入备用
模式（ FIFO模式） ，以减轻过度的软件的CPU
架空
在此模式下内部FIFO被激活，允许16个字节
（加在RCVR FIFO中每字节的错误数据的3位）为
存储在接收和发射模式下的所有的逻辑是上
芯片以减少系统开销并最大限度地提高系统的EF -
FICIENCY两个引脚的功能已被更改为允许显
DMA传输的nalling
UART的执行串行到并行的数据转换
从外围设备或一个调制解调器接收到的字符
和并行到串行的数据字符转换重
可察觉从CPU CPU可以阅读完整的
该UART在任何时间的功能操作过程中的地位
报告和灰的状态信息包括类型和反对
由正在执行的传输操作的DITION
UART以及任何错误条件（奇偶校验溢出fram-
ING或间隔中断）
UART包括一个可编程的波特率发生器
其能够将所述定时基准时钟输入的
通过1除数（2
16
b
1） ，并产生一个16
c
时钟
驱动内部的发送器逻辑规定也IN-
cluded使用本16
c
时钟来驱动接收器逻辑的
UART具有完整的调制解调器控制能力和proc-
ESSOR中断系统的中断可以被编程为
用户的要求最小化，计算所需
来处理该通信链路
该UART是采用美国国家半导体公司的AD-制造
vanced M
2
CMOS工艺
也可以在软件控制下复位到16450模式
注意：此部分专利
Y
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
能够运行所有现有的16450软件
引脚对引脚与除现有的16450兼容
为CSOUT （ 24）和NC （ 29 ）前和CSOUT
NC引脚分别TXRDY和RXRDY
复位后所有寄存器是相同的16450稳压
存器组
在FIFO模式发射机和接收机分别
缓冲的16字节FIFO的减少的数量
interrrupts提交给CPU
添加或删除标准异步通信
位（启动，停止和奇偶校验）或从串行数据
持有和移位寄存器中的16450模式消除
需要对CPU之间的精确同步
和串行数据
独立控制的发送接收线状态
和数据集的中断
可编程的波特率发生器把任何输入时钟
由1至（2
16
b
1 ），并生成16个
c
时钟
独立的接收器时钟输入
调制解调器控制功能（ RTS CTS DSR DTR RI
和DCD ）
完全可编程的串行接口特性
5- 6- 7-或8-位字符
偶奇或无奇偶校验位的产生和检测
1 - 1 - 或2个停止位
波特率产生（DC到1 5M波特）
错误的起始位检测
完整的状态报告功能
三态TTL驱动为数据和控制总线
行中止的产生和检测
内部诊断功能
通信链路故障环回控制
隔离
突破平价溢出帧错误模拟
全部中断优先级控制系统
基本CON组fi guration
TL Ç 8652 - 1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL Ç 8652
RRD - B30M75印制在U S A
NSC [ NATIONAL SEMICONDUCTOR ]
