AC时序图
（续）
DS012910-20
Ç - 建立和保持时间（内部数据采样窗口）由Rspos （接收器输入闸门位置）的最小值和最大值定义
Tppos - 发射机输出脉冲位置（最小值和最大值）
RSKM
≥
电缆歪斜（类型，长度） +源时钟抖动（周期循环） （注11 ） + ISI （码间干扰） （注12 ）
电缆倾斜 - 通常为10 PS- 40每英尺PS，媒体相关
注11 ：
周期到周期抖动小于250 ps的
注12 ：
ISI取决于互连长度;可以是零
图18. LVDS接收器输入偏移容限
应用信息
该DS90CR285和DS90CR286是向后兼容
与现有的5V信道链路发射器/接收器对
（ DS90CR283 ， DS90CR284 ） 。从5V升级到3.3V
系统下必须解决的问题：
1.
改变5V电源为3.3V 。提供这种供应
在V
CC
， LVDS V
CC
和PLL V
CC
.
除了3.3V TTL / 2变送器的输入和控制输入
CMOS电平。他们不是5V的电压。
3.启用时，接收器断电功能将被锁定
接收器的输出为逻辑低电平。然而， 5V / 66兆赫
接收器保持输出在以前的状态时
发生断电。
DS90CR285引脚说明 - 通道链路发射器
引脚名称
TXIN
TXOUT +
TxOUT-
TXCLK IN
TXCLK OUT +
TXCLK OUT-
PWR DWN
V
CC
GND
PLL V
CC
PLL GND
LVDS V
CC
LVDS GND
I / O
I
O
O
I
O
O
I
I
I
I
I
I
I
号
28
4
4
1
1
1
1
4
5
1
2
1
3
TTL电平输入。
正LVDS差分数据输出。
负LVDS差分数据输出。
TTL IeveI时钟输入。上升沿作为数据选通。引脚名称TXCLK中。
正LVDS差分时钟输出。
负LVDS差分时钟输出。
TTL电平输入。断言（低输入）三态输出，确保在低电流
断电。
电源引脚的TTL输入。
接地引脚为TTL逻辑电平。
电源引脚PLL 。
接地引脚的PLL 。
电源引脚LVDS输出。
接地引脚为LVDS输出。
描述
DS90CR286引脚说明 - 通道链路接收器
引脚名称
RXIN +
RxIN-
RXOUT
RXCLK IN +
RXCLK IN-
RXCLK OUT
I / O
I
I
O
I
I
O
号
4
4
28
1
1
1
正LVDS差分数据输入。
负LVDS差分数据输入。
TTL电平数据输出。
正LVDS差分时钟输入。
负LVDS差分时钟输入。
TTL电平时钟输出。上升沿作为数据选通。引脚名称RXCLK OUT 。
描述
www.national.com
12
NSC [ NATIONAL SEMICONDUCTOR ]
