DS90C383A/DS90CF383A
DS90CF383A引脚说明- FPD链路发射器
引脚名称
TXIN
TXOUT +
TxOUT-
FPSHIFT IN
TXCLK OUT +
TXCLK OUT-
掉电
V
CC
GND
PLL V
CC
PLL GND
LVDS V
CC
LVDS GND
I / O
I
O
O
I
O
O
I
I
I
I
I
I
I
号
28
4
4
1
1
1
1
4
4
1
2
1
3
描述
TTL电平输入。其中包括： 8红8绿，蓝8 ，和4条控制线 - FPLINE ，
FPFRAME和DRDY （也被称为HSYNC， VSYNC ，数据使能） 。
正LVDS差分数据输出。
负LVDS差分数据输出。
TTL Ievel时钟输入。下降沿作为数据选通。引脚名称TXCLK中。
正LVDS差分时钟输出。
负LVDS差分时钟输出。
TTL电平输入。断言（低输入）三态输出，确保电源在低电流
下来。参见应用信息部分。
电源引脚的TTL输入。
接地引脚为TTL逻辑电平。
电源引脚PLL 。
接地引脚的PLL 。
电源引脚LVDS输出。
接地引脚为LVDS输出。
停止，掉电引脚必须用来禁用
PLL 。在掉电引脚必须保持低电平，直到后
输入时钟信号已被重新应用。这将确保
正确的设备复位和PLL锁定发生。
电顺序和省电模式
变送器的输出保持在三态，直到
电源达到2V 。时钟和数据输出将开始
切换V后10毫秒
CC
已达到3V和上电
断引脚高于1.5V 。任一设备可被放置成
省电模式在任何时候通过触发掉电
销（低有效）。总功耗为每个设备会
降至5 μW （典型值） 。
在FPD链路芯片组是为了保护自己免受
意外断电到发送器或接收器。
如果电源到发射板丢失，则接收器时钟
（输入和输出）停止。数据输出（ RXOUT ）保留
指出他们是在时钟停止。当
接收板断电，接收器输入CON-
通过故障保护偏置电路控制。 LVDS输入是
初始功率和关机状态时高阻抗。
电流是由固定电流模式限制（每输入5毫安）
驱动，从而避免了潜在的闩锁时，加电
荷兰国际集团的设备。
接收器故障保险部件
在FPD链路的接收器输入具有失效保护偏置电路
保证稳定的接收器输出为浮动或终止
接收器输入。在这些条件下接收器输入端将
被拉到高电平。这是所有数据的情况下，如果不
信道是必需的应用程序。留下多余的
通道的输入打开。这最大限度地减小功耗和
锁定未使用的通道输出到一个已知的稳定
（ HIGH ）状态。
如果时钟信号时，数据输出都将很高;如果
时钟输入也是浮动/终止，数据输出会
留在最后的有效状态。浮动/终止时钟
输入将导致低的时钟输出。
应用信息
该DS90C383A / DS90CF383A向后兼容
与DS90C383 / DS90CF383和是一个引脚对引脚重新
放置。所述装置（ DS90C383A / DS90CF383A ）利用
不同的PLL架构，采用内部时钟7X
为增强脉冲位置控制。
该器件（ DS90C383A / DS90CF383A ）还具有重
的TCCD参数的duced变化是重要
双像素的应用程序。 （见AN- 1084 ） TCCD变化
已经测量下至小于250PS在65MHz的
正常操作条件下。
此装置还可以用作替换为
DS90CF583 （ 5V ， 65MHz的）和DS90CF581 （ 5V ， 40MHz的）
FPD -Link的发送器，带有一定的注意事项/
莫迪科幻阳离子：
1.
改变5V电源为3.3V 。提供这种供应
在V
CC
， LVDS V
CC
和PLL V
CC
发射机。
2. DS90C383A变送器的输入和控制输入
接受3.3V TTL / CMOS电平。他们不是5V的电压。
3.
要实现一个下降沿设备的DS90C383A ，
在R_FB引脚（引脚17 ）可连接至地面或离开
未连接（内部下拉电阻偏差这个
引脚为低电平） 。这个偏置引脚接VCC实现了一个上升沿
装置。
发送器时钟抖动周期到周期
图12和图13示出了输入时钟的定时
相对于输入数据。输入时钟（ TXCLKIN ）是意向
倚重左移-3ns和+ 3ns的到时的权利
数据（ Txin0-27 ）为高。的周期到周期的时钟抖动此为3ns
被重复的周期为2μs的，这是输入的周期
数据（ 1μs的高，低的为1μs ） 。在不同的工作频率
N个周期被改变，以维持所需为3ns的逐
周期抖动为2μs的时间。
变送器的输入时钟
发射机输入时钟必须始终存在，当
设备启用（ PWR DOWN =高） 。如果时钟
9
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
