欢迎访问ic37.com |
会员登录 免费注册
发布采购

DP83902AVLJ 参数 Datasheet PDF下载

DP83902AVLJ图片预览
型号: DP83902AVLJ
PDF下载: 下载PDF文件 查看货源
内容描述: ST- NICTM串行网络接口控制器,用于双绞线 [ST-NICTM Serial Network Interface Controller for Twisted Pair]
分类和应用: 网络接口外围集成电路数据传输控制器局域网时钟
文件页数/大小: 70 页 / 848 K
品牌: NSC [ NATIONAL SEMICONDUCTOR ]
 浏览型号DP83902AVLJ的Datasheet PDF文件第7页浏览型号DP83902AVLJ的Datasheet PDF文件第8页浏览型号DP83902AVLJ的Datasheet PDF文件第9页浏览型号DP83902AVLJ的Datasheet PDF文件第10页浏览型号DP83902AVLJ的Datasheet PDF文件第12页浏览型号DP83902AVLJ的Datasheet PDF文件第13页浏览型号DP83902AVLJ的Datasheet PDF文件第14页浏览型号DP83902AVLJ的Datasheet PDF文件第15页  
4 0功能说明
(续)
为了防止对发射频率失真
看到的晶体的总电容应等于
总负载电容在一个标准的并行的建立为
低于2负载的示图中所示帽C1和C2
应该等于2C1规格负载帽(由于电容
行动系列)减去任何杂散电容
从而所需要的微调电容器可以计算按下列方法
LOWS
C1
e
2XC1
b
(Cb1
a
CD1 ) Cb1的地方
e
在X1板帽
与CD1
e
X1开发帽
C2
e
2XC1
b
(Cb2
a
CD2)凡Cb2的
e
在X2板帽
和Cd2
e
X2开发帽
的STNIC引脚X1和X2的值是在5 pF的区域
地址识别逻辑
地址识别逻辑的目的地比较AD-
换装场(第6个字节所接收的分组)的Phys-
存储在地址寄存器阵列的iCal地址寄存器
如果六个字节的任何一个不匹配的预亲
编程物理地址的协议控制逻辑重
jects数据包的所有组播目的地址滤波器
使用散列技术羊羔(见寄存器说明)
多播地址的索引位已在被设置
组播地址寄存器阵列的过滤位阵列
该分组被接受,否则它是由Protocols(协议)拒绝
山坳控制逻辑的每个目的地址,也检查
为全1是保留的广播地址
FIFO和总线操作
概观
为了适应在该数据来自不同的速率
从(或进入)的网络,然后进到(或来自)
系统内存的ST- NIC包含一个16字节的FIFO
媒体FIFO的阈值之间的缓冲数据
可编程当FIFO填充到其编程
阈值时,本地DMA通道传输这些字节(或
字)到本地内存至关重要的是,本地DMA是
最小的总线延迟时间内到总线给定的访问
否则FIFO欠载(或溢出)发生
FIFO欠载或超支是由两种情况引起的
( 1 )总线延迟这么久, FIFO满(或
清空)从网络的本地DMA具有serv-前
冰镇的FIFO和( 2 )的总线延迟有所减缓
通过本地DMA的一个点,它是慢
比网络数据速率(10兆秒)此第二次转换
DITION还取决于DMA时钟和字宽
(字节宽度或字宽)最坏的情况ultimate-
LY限制了整体的总线延迟其中ST- NIC可容
接收的开始
在接收开始的ST- NIC存储整个
在FIFO中的每一个传入分组的地址字段来确定
雷地址是否匹配ST- NIC的物理
地址寄存器或映射到组播寄存器之一
这会使得FIFO而且积累的8个字节
有在DMA中的PLA的一些同步延迟
因此,实际的时间时BREQ从所述断言
帧定界符开始( SFD )被检测到的时间是
7 8
ms
该操作会影响总线的延迟在2-和
在第一个接收BREQ由于4个字节的阈值
FIFO必须在发出前填写8个字节(或4个字)
BREQ
接收端
当一个数据包的结束是由ENDEC MOD-检测
ULE的ST- NIC进入的数据包处理SE-到了尽头
quence清空其FIFO和写入状态信息
在数据包的开始处的ST- NIC保持到
总线用于整个序列的最长时间BREQ可以是
当一个数据包结束,正如ST- NIC扩展的发生
执行它的最后FIFO突发的ST- NIC在这种情况下per-
形成了一个编程的突发传输后冲洗
残留在FIFO中的字节而完成通过写
报头信息,以存储将执行以下步骤
这个序列中
1 ST - NIC发出BREQ因为FIFO阈值有
到达
2在突发分组结束导致BREQ扩及
ed
11
TL ˚F 11157 - 52
NIC (媒体访问控制)模块
接收解串器
接收解串器被激活时,输入信号
载波侦听被认定,以允许输入位是SHIFT-
由接收时钟的串行编入移位寄存器
接收到的数据还传送到CRC发生器检查
接收解串器包括一个同步检测器
检测到SFD (帧首定界符)建立
其中串行比特流中的字节边界接收双相指令
编后每八个接收时钟的字节宽数据
转移到16字节的FIFO和接收字节计数
递增的前六个字节后, SFD是
检查由地址识别有效的比较
逻辑,如果该地址识别逻辑不承认
在FIFO清零分组
CRC发生器CHECKER
在传输过程中的CRC逻辑生成一个本地CRC
场对所发送的比特序列的CRC编码的所有
之后, SFD的CRC字段被移出MSB在前后续
荷兰国际集团的最后一个字节的发送接收过程中的CRC逻辑
从传入的数据包这个地方产生一个CRC字段
CRC串联相比附加到输入的CRC
该分组的发送节点如果本地结束
和接收的CRC匹配特定图案将generat-
埃德和解码,表示没有数据传输错误
错误会导致不同的图案和检测造成
被拒绝的数据包(如果是这样编程)
发送串行器
在发送串行器从FIFO中读取的并行数据
和它序列化传输的串行时钟由
生成的传输时钟在内部串行数据是
也移入CRC发生器检查,最好在开头
每个传输宁序言和同步Gener-
员附加的1 0前导码62比特和1 1同步巳
燕鸥该分组的最后一个数据字节后一直serial-
美化版32位FCS字段直接移出CRC的
发电机在发生碰撞序言的事件
同步发生器被用于生成一个32位的JAM图案
全1的