1.6打包选项/两用销
有5 kΩ的电阻应采用上拉或下拉式更改默认带的选项。如果需要的默认选项，
那么就无需外部上拉或下拉电阻，因为内部上拉或下拉电阻将设置
的默认值。请注意， PHYAD [ 0 ： 4 ]引脚没有内部上拉或下拉功能，他们必须
绑。由于这些引脚可有复用功能复位无效后，他们不应该直接连接
到VCC或GND 。
信号名称
LED_DPLX/PHYAD0
LED_COL/PHYAD1
LED_GDLNK/PHYAD2
LED_TX/PHYAD3
LED_RX/PHYAD4
TYPE
S，O
33
32
31
30
29
针＃
描述
的PHY地址[4： 0]：
该DP83846A提供了五个PHY
地址引脚，状态被锁存到PHYC-
TRL登记在系统的硬件复位。
该DP83846A支持PHY的地址捆扎值0
（ <00000> ）到31 （ <11111> ） 。
PHY地址0看跌
部分进入MII隔离模式。
信息产业部分离模式
必须捆扎的PHY地址0被选中;更改为
地址0通过寄存器写入不会把物理层的MII
隔离模式。
这些引脚的状态被锁存到PHY控制
在硬件复位寄存器。 （请注意，这些引脚
没有内部上拉或下拉电阻，它们必须
使用5 kΩ的电阻绑高或低）。
AN_EN
AN_1
AN_0
S，O ， PU
27, 26, 25
自动协商使能：
当高使自动Nego-
tiation有能力通过ANO和AN1引脚设置。当
低，器件置于强制模式与能力集
通过AN0和AN1引脚。
AN0 / AN1 ：
这些输入引脚控制的强迫或将公告
该DP83846A的根据跟着tised操作模式
降脂表。这两个引脚上的值是通过连接设置
输入引脚到GND （0）或V
CC
（1）通过5 kΩ的电阻器。
这些引脚永远不应该直接连接到
GND或V
CC.
设定在此输入的值被锁存到DP83846A在
硬件复位。
这些引脚的浮/下拉状态被锁存到
基本模式控制寄存器和Auto_Negotiation AD-
在硬件复位vertisement注册。复位后
拉高，这些引脚可以切换到输出，因此，如果上拉
或下拉都将实现，就应该拉
通过一个5kΩ电阻。
默认值是111 ，因为这些引脚的上拉电阻。
AN_EN AN1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
AN0
0
1
0
1
AN0
0
1
0
1
强制模式
10BASE -T ，半双工
10BASE -T全双工
100BASE -TX ，半双工
100BASE -TX全双工
播发模式
10BASE -T ，半/全双工
100BASE -TX ，半/全双工
10BASE -T半双工
100BASE -TX ，半双工
10BASE -T ，半/全双工
100BASE -TX ，半/全双工
AN_EN AN1
8
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
