请参考图2为一个PHYAD连接的LED输出的自适应性质的例子有助于简化
的外部元件。在这个例子中， PHYAD strap-这些两用潜在的实施问题
平导致地址00011 （ 03H ） 。
销。
LED_GDLNK
PHYAD4 = 0 PHYAD3 = 0 PHYAD2 = 0 PHYAD1 = 1 PHYAD0 = 1
LED_TX
LED_FDPLX
1kΩ
10kΩ
1kΩ
VCC
1kΩ
1kΩ
1kΩ
10kΩ
图2. PHYAD捆扎和LED加载示例
2.3 LED INTERFACES
在100BASE- T模式，建立链路作为输入的结果
收到的幅度符合TP- PMD特定网络阳离子
该DP83846A有6个发光二极管（ LED）输出，这将导致内部产生的信号检测。
指示链接，发送的状态，接收，碰撞，
速度和全/半双工操作。该LED_CFG 10 Mb / s的链路被确立为在接收的结果
使用带选项CON连接gure的LED_FDPLX输出至少七个连续正常链路脉冲或recep-
用作LED驱动器或一个有效的10BASE -T的数据包的多个通用控制和灰。这将导致的断言
化GD_LINK的。 GD_LINK将按照撤消AC
引脚。请参阅下表：
与链路损耗定时器为特定网络版的IEEE 802.3标准。
冲突LED指示碰撞activ-的存在
性为10 Mb / s的还是100 Mb / s的半双工操作。该位
LED_CFG
模式说明
在全双工操作没有意义，会被拉高
当端口在全双工操作牢固插入。由于这
1
LED极性调整
销也被用作所述PHY地址背带选项， polar-
0
复式高电平有效
这一指标，两者均被调整为条带的逆
值。在10 Mb / s的半双工模式，碰撞LED灯
该LED_FDPLX引脚指示半双工或全双工CON组基础上， COL信号。当在这种模式下，用户
港口在两个10 Mb / s的100兆组fi guration / s的操作应该禁用心跳（ SQE ），以避免断言
化。由于该引脚也可以用作所述PHY地址背带COL的传输过程中的LED 。请参见3.4.2节更多
选项，这个指标的极性可能因此对心跳信号的信息进行调整。
在“活动” （ FULL选择双面）状态，它驱动LED_RX和LED_TX引脚指示的存在
对上拉/下拉表带。在这种配置是发送和/或接收活动。由于这些引脚也
适合用作一个LED 。当LED_CFG高本应用于PHY地址表带选择，极性调整
模式被选择和DsPHYTER自动调整为相应背带值的倒数。
的输出的极性。如果LED_CFG为低电平时，输出
驱动高表示“活动”状态。在这种CON连接gura-
2.4半双工与全双工
和灰的输出为适合于用作一个控制引脚。该
LED_SPEED引脚指示的DP83846A的10或100 Mb / s的数据传输速率支持半双工和全双工操作
端口。当在两个10 Mb / s的和100Mb / s的速度操作的标准CMOS驱动器变为高电平。半双工是
在100Mb / s的操作。由于该引脚不使用作为标准的，传统的操作模式，该模式依赖于
背带选项，它不受极性调整。
CSMA / CD协议来处理冲突和网络
该LED_GDLNK引脚指示该端口的连接状态。访问。在半双工模式下， CRS响应这两个反
由于该引脚也可以作为物理层的地址表带麻省理工学院和接收活动，以保持合规
选项，这个指标的极性调整为符合IEEE 802.3特定网络阳离子。
表3. LED模式选择
逆表带价值。
由于DP83846A被设计成支持同时
发送和接收活动它能够支持全双工
复式切换应用程序，吞吐量高达200
10kΩ
10kΩ
13
10kΩ
LED_COL
LED_RX
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
