1.0引脚说明
（续）
1.5 LED接口
这些输出可直接驱动LED，或者可以
可以用于提供状态信息到网络MAN-
理设备。请参见2.2的说明
如何产生的100 Mb / s的模式LED指示。该
每个LED的输出驱动器的工作状态依赖于
逻辑电平由相应的PHY地址采样
输入上电/复位。例如，如果给定的PHYAD
信号名称
LED_COL
(PHYAD[0])
TYPE
I / O
针＃
42
输入电阻拉低，则相应的LED
输出将是CON组fi gured作为活性高的驱动程序。 CON-
versely ，如果给定PHYAD输入电阻拉高
那么相应的LED输出将是CON组fi gured作为
低电平有效的驱动程序（请参阅有关详细信息， 5.0.1节） 。
请注意，这些输出是标准CMOS电压
司机不开漏。
描述
冲突LED ：
指示碰撞活性的存在为10兆位/ s和100
Mb / s的半双工操作。该LED具有10 Mb / s的或100 Mb / s的全没有意义
全双工操作，将继续拉高。在10 Mb / s的半双工模式下，该
销将数据传输之后被置位，由于心跳功能。
的DP83843集成在LED_COL输出一个“单稳态”的功能。这
确保即使碰撞产生足够的LED导通时间（约50
MS）的可见性。
LED_TX
(PHYAD[1])
I / O
41
发送LED ：
表示发送活性的存在为10兆位/ s和100
Mb / s的操作。
如果PHYCTRL寄存器（地址19H）的第7位（ LED_Trans_MODE ）被置高，
那么LED_TX引脚功能被改变，以指示断开的状态
在100 Mb / s的PCS由第4位（ CIM_STATUS ）的状态定义函数CON组
成形&状态寄存器（地址16H） 。见寄存器定义有关完整信息
scription替代操作。
的DP83843集成在LED_TX输出一个“单稳态”的功能。这恩
祖雷斯贝尔，即使是最小尺寸的数据包产生足够的LED导通时间（近似值
三方共同50毫秒）的知名度。
LED_RX
(PHYAD[2])
I / O
40
接收LED ：
表示的任何存在接收活动为10M比特/秒和100个
Mb / s的操作。见寄存器定义为（ PHYCTRL寄存器和PCSR寄存器）
替代操作的完整描述。
的DP83843集成在LED_RX输出一个“单稳态”的功能。这恩
祖雷斯贝尔，即使是最小尺寸的数据包产生足够的LED活动时间（ approx-
imately 50毫秒）的知名度。
LED_LINK
(PHYAD[3])
I / O
39
链路指示灯：
表示为10 Mb / s的100 Mb / s的运行良好的链路状态。
在100BASE- T模式，建立链路作为输入的结果，接收振幅的COM
柔韧与TP- PMD规范，这将导致内部产生的信号
检测以及从所述时钟恢复模块的内部信号（暗号&
同步） 。 LED_LINK将认定后，这些内部信号仍然断言
最低500微秒。一旦连接建立，则密文&同步不再
采样和链接将保持有效，只要信号检测是有效的。 LED_LINK
将立即撤消AC以下内部信号检测的无效。
10 Mb / s的链路被确定为至少7个连续的接收的结果
正常链路脉冲或有效的10BASE -T的数据包的接收，这将导致
LED_LINK的断言。 LED_LINK将按照链接撤消AC
在IEEE 802.3中指定定时器的损失。
在100BASE-FX模式，链路被建立为信号的断言的结果
检测输入到DP83843 。 LED_LINK将认定后，信号检测一直保持
置为至少500μS的。 LED_LINK会释放紧随其后
信号的无效检测。
AUI操作过程中的链接功能被禁用，并LED_LINK断言。
LED_FDPOL
(PHYAD[4])
I / O
38
全双工LED ：
表示为10 Mb / s的或100 Mb / s的全双工模式状态
操作。该引脚可配置为指示极性状态10 Mb / s的操作
化。如果第6位（ LED_DUP_MODE ）在PHYCTRL寄存器（地址19H）是被拉高
牢固插入时， LED_FDPOL引脚功能被改变，以指示为10的极性状态
Mb / s的操作。
该DP83843自动补偿10BASE-T极性反转。
10BASE -T的极性反转是通过LED_FDPOL的断言来表示。
SPEED10
O
5
速度为10 Mb / s的：
表示10 Mb / s的操作时高。表示100 Mb / s的能操作
ATION时低。该引脚可以用于驱动外围电路，例如一个LED
指标。
10
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
