DP83815
2.0引脚说明
（续）
媒体独立接口（MII ）
符号
COL
引脚LQFP
无（多个）
28
引脚LBGA
无（多个）
C5
DIR
I
描述
冲突检测：
山坳信号为高电平异步
通过在检测到所述介质上的碰撞的外部PMD 。它
只要在碰撞情况持续将保持有效。
载波侦听：
此信号为高电平异步的
在检测到非空闲介质的外部PMD 。
管理数据时钟：
用2.5的最大速率的时钟信号
兆赫用于对传送的管理数据的外部PMD的
MDIO引脚。
管理数据I / O：
双向信号用于传输
管理信息的外部PMD 。 （见第3.12.4
关于连接的详细信息时，信息产业部使用。 ）
接收时钟：
连续时钟源来自外部PMD
装置，即从进入数据恢复。在100 Mb / s的
操作RXCLK为25 MHz和10时Mb / s的是2.5兆赫。
接收数据：
从外部PMD的来源，其中包含的数据
上半字节边界对齐，并驱动同步到RXCLK 。
RXD [3]是最显著位和RXD [ 0]是至少显著
位。
BIOS ROM地址：
在外部BIOS ROM的访问，这些
信号成为ROM地址的一部分。
接收数据有效：
表示该外部的PMD呈递
恢复和解码的RXD信号啃，那RXCLK
是同步的，以100Mb / s的操作恢复的数据。这
信号将包括框架，首先是启动-的框架
分隔符（ JK ） ，不包括帧结束的任何分隔符（ TR ） 。
BIOS ROM地址：
在外部BIOS ROM的访问，此信号
变得ROM地址的一部分。
接收错误：
置为高电平同步由外部PMD
每当检测到一个媒体误差和RXDV被断言在100Mb / s的
操作。
BIOS ROM地址：
在外部BIOS ROM的访问，此信号
变得ROM地址的一部分。
接收器输出使能：
用来禁用外部PMD而
BIOS ROM的被访问。
传输时钟：
连续的时钟是由外部来源
PMD 。在100 Mb / s的操作，这是25兆赫+/- 100 ppm的。中
10 Mb / s的运行这个时钟是2.5兆赫+/- 100 ppm的。
发送数据：
这些驱动同步到TXCLK信号
用于传输到外部PMD 。 TXD [3]是最显著
位和TXD [ 0]是至少显著位。
BIOS ROM地址：
在外部BIOS ROM的访问，这些
信号成为ROM地址的一部分。
发送使能：
这个信号是同步的，以TXCLK和
提供精确取景的外部进行TXD [ 3-0 ]数据
PMD 。有人断言，当TXD [ 3-0 ]包含有效的数据是
传输。
CRS
29
B5
I
MDC
5
A11
O
MDIO
4
C11
I / O
RXCLK
6
D11
I
RXD3/MA9,
RXD2/MA8,
RXD1/MA7,
RXD0/MA6
12,
11,
10,
7
A9,
B9,
D10,
B10
I
O
RXDV/MA11
15
B8
I
O
RXER/MA10
14
D9
I
O
RxOE
13
C9
O
TXCLK
31
A4
I
TXD3/MA15,
TXD2/MA14,
TXD1/MA13,
TXD0/MA12
25,
24,
23,
22
B6,
C6,
A6,
D7
O
O
TXEN
30
D5
O
注： MII通常是三态，除非启用了CFG ： EXT_PHY 。参见4.2.2节。
8
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
