DAC0830/DAC0832
典型性能特性
增益和线性误差
变化与电源电压
（续）
把脉冲宽度
数据保持时间
00560829
00560830
00560831
DAC0830系列应用提示
这些DAC的是业界第一款微处理器相容
IBLE ，双缓冲8位乘法模数转换器。
双缓冲可以从最大的应用灵活性
来看一个数字控制点。这20个引脚的器件也是引脚
对引脚兼容（有一个例外）与DAC1230 ，一
12位微DAC 。倘若一系统的模拟
输出的分辨率和精度必须升级， substitut-
荷兰国际集团的DAC1230能够容易地实现。通过捆绑
地址位A
0
到ILE销，两个字节的微处理器写入指令
（双精度），它会自动增加AD-
着装的第二个字节写入（以A开头
0
= “1”）可以是
使用。这可以是系统中使用一个8位或12位的部
没有硬件或软件更改。对于最简单的8位
应用程序时，此引脚应连接到V
CC
（另见其他
采用第1.1节） 。
模拟信号控制的通用性由精密提供
R- 2R梯形网络，让全四象限乘法
通过所施加的灰广泛双极参考电压的
数字字。
1.0 DIGITAL注意事项
最独特的，这些DAC的特点是， 8位
数字输入的字节是双缓冲。这意味着该
数据必须传送通过两个独立控制的8位
被施加给R -2R梯形之前锁存寄存器
网络改变模拟输出。增加了一个
第二个寄存器允许两个有用的控制功能。首先，任何
DAC在一个系统中可以同时容纳的电流DAC
在一个寄存器（ DAC寄存器），并用下一个数据字的数据
第二寄存器（输入寄存器） ，以允许快速的更新
DAC输出上的需求。第二，可能更
重要的是，双缓冲允许在任意数量的DAC年代
系统被更新到新的模拟输出电平
通过同时共同的选通信号。
的时序要求和逻辑电平约定
寄存器的控制信号已经被设计以最小化或
当应用于大多数消除外部接口逻辑
流行的微处理器和开发系统。这是
容易想到这些转换器的8位“只写”
提供一个模拟输出量的存储单元。所有
输入这些DAC的满足TTL电平，规格和能
也可直接驱动在高电压CMOS逻辑
非基于微处理器的系统。以防止损坏
静电放电芯片，所有未使用的数字输入
应该连接到V
CC
或地面。如果有任何的数字输入
无意中被悬空时，DAC解释引脚作为
逻辑“1”。
1.1双缓冲操作
更新在这些DAC的模拟输出
双缓冲方式基本上是两步或双
写操作。在微处理器系统中的两个独特的
系统地址必须被解码，一个用于输入锁存
通过CS引脚和DAC的第二个锁存器控制
这是由XFER线控制。如果多于一个DAC
被驱动，
CS线的每个DAC会
通常被单独解码的，但所有的转换器的
可以共享一个共同的XFER地址以允许同时
更新任意数量的DAC年代。此操作的时间
化示出，
需要注意的是模拟输出，这将改变是很重要
同时转印之后是那些由DAC的
其输入寄存器之前已经向XFER改性
命令。
9
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
