的Geode ™处理器GXM
体系结构概述（
持续
)
1.2
浮动点单位
该FPU （浮点单元）接口，整数单元
并通过一个64位总线的高速缓存部件。该FPU是x87-
指令集兼容和符合IEEE -754
标准。因为几乎所有的包含应用程序
FPU指令还包含整数指令，
GXM处理器的FPU可实现卓越绩效
在完成整并FPU并行操作。
FPU指令被分派到内的管道
整数单元。管道中的地址计算阶段
检查内存管理和异常
访问存储器操作数由FPU使用。一旦
指令和操作数已经被设置到FPU，
在完成FPU指令执行独立
整数单元。
其他未决X总线的内存请求到SDRAM
在完成之前，控制器。
此外，该内部总线接口单元提供config-
uration控制系统内多达20个不同的区域
内存进行读访问单独的控制，写
访问，高速缓存能力，和PCI访问。
1.5
集成功能
该GXM处理器集成以下功能TRA-
使用外部设备ditionally实现：
•高性能2D图形加速器
•从显示器独立CRT和TFT的数据路径
调节器
• SDRAM内存控制器
1.3
回写高速缓存单元
• PCI桥
该处理器也得到了增强，以支持
美国国家半导体专有的虚拟系统
架构（ VSA ）实现。
该GXM处理器实现统一内存架构设计师用手工
tecture （UMA） 。通过使用美国国家半导体公司的解散
播放压缩技术（ DCT ） ，性能
在传统的UMA系统退化的内在是消除
经过NAT 。
1.5.1图形加速器
图形加速器是一个全功能的GUI（图形
用户界面）的加速器。图形管线imple-
中获得更多的BitBlt引擎的帧缓冲bitBLTs和rect-
角罢了。在整数单元附加说明可能
进行处理，作为BitBlt的发动机辅助CPU中的
BITBLT操作需要系统的MEM之间发生
储器和帧缓冲器。硬件的组合
和软件用于通过显示驱动器，以提供非常
在系统内存之间的双向传输速度快
与帧缓冲器。该BITBLT发动机还借鉴随机
domly导向矢量，以及用于多边形填充扫描线。所有
以下列表中描述的流水线作业
可以适用于任何的BitBlt操作。
•
图案记忆。
渲染8x8的抖动， 8×8单
镀铬或8X1的彩色图案。
•
彩色扩展。
展开单色位图
全深度的8位或16位的颜色。
•
透明度。
抑制背景绘制
像素透明文本。
•
光栅操作。
布尔操作联合收割机
源，目的地，和图案的位图。
回写16KB的统一高速缓存是一个数据/指令
高速缓冲存储器，并且被配置为四路组相联。该
缓存可存储多达16 KB的代码和数据在缓存中1024
线。
该GXM处理器提供分配一个por-的能力
L1高速缓存作为暂存器，其用于和灰
加快虚拟系统架构的算法
以及用于某些图形操作。
1.4
内存管理单元
存储器管理单元（MMU）转换的线性
由整数单元提供成物理地址耳朵
要使用的高速缓冲存储单元和内部总线地址
接口单元。内存管理程序是基于x86
兼容，坚持标准的分页机制。
MMU的还包含一个装入/存储单元，其要负责
均衡器用于调度缓存和外部存储器存取。
加载/存储单元包含两个性能 -
增强功能：
•
加载存储重新排序
即优先内存
读取所需的整数单元在写入
外部存储器。
•
内存读取旁路
这消除了不必要的
存储器通过使用从执行有效的数据读出
单元。
1.4.1内部总线接口单元
内部总线接口单元提供了从一个桥
GXM处理器到集成系统功能（即
存储器子系统中，显示控制器，图形管线）
与PCI总线的接口。
当外部存储器访问是必需的，所述物理
地址是由存储器管理单元计算出的
然后传递到内部总线接口单元，它
转换周期向X总线周期（ X总线是一个
美国国家半导体专有的内部总线，
提供了一个通用接口，用于系统的所有MOD-
ULES ） 。 X总线存储器周期现之间的仲裁
修订版3.1
9
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
