100370低功耗通用多路分解器/解码器
1998年8月
100370
低功耗通用多路解复用器/解码器
概述
在100370通用多路分解器/解码器功能的EI
THER -1为-4的双解码器或1- - 8的单个解码器，去
有待施加到模式控制（M）的输入信号。
在双模式中，每一半具有一对低电平有效使能的
（ E）的投入。引脚分配为E的投入是这样的，在
1 - 8的模式，他们可以很容易地连接在一起，在对向
提供两个低电平有效使能（ Ë
1a
到E
1b
, E
2a
到E
2b
).
适用于辅助输入ħ信号
a
, H
b
和H
c
DETERMINE
无论是输出为高电平或低电平有效。在
1 -的-4双模式地址输入是甲
0a
, A
1a
AND A
0b
,
A
1b
与一位
2a
未使用（即，向左打开，连接到V
EE
或低
信号应用） 。以1 - 8的模式中，地址输入是
A
0a
, A
1a
, A
2a
与一位
0b
AND A
1b
LOW或打开。所有输入都有
50 kΩ的下拉电阻。
特点
n
n
n
n
在100170的35 ％降低功耗
2000V的ESD保护
引脚/功能与100170兼容
电压补偿工作范围= -4.2V至-5.7V
逻辑符号
单8应用1的
1 -的-4双应用
DS100311-1
DS100311-4
引脚名称
A
na
, A
nb
E
na
, E
nb
M
H
a
H
b
H
c
Z
0
–Z
7
Z
na
, Z
nb
描述
地址输入
使能输入
模式控制输入
Z
0
–Z
3
(Z
0a
–Z
3a
)
极性选择输入
Z
4
–Z
7
(Z
0b
–Z
3b
)
极性选择输入
常见的极性
选择输入
单1 - 8
数据输出
双-1-的-4
数据输出
©1998美国国家半导体公司
DS100311
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
