100315低偏移四路时钟驱动器
1998年8月
100315
低偏移四路时钟驱动器
概述
在100315包含四个低偏移差分驱动器,去
签订代多,最小偏差差
钟表从单一的差分输入。该器件还具有
的能力,以选择次要单端时钟
源在较低频率的系统级测试中使用。该
100315是100115的时钟驱动300系列的重新设计。
n
n
n
n
n
差分输入和输出
辅助时钟可用于系统级测试
2000V的ESD保护
补偿电压工作范围: -4.2V至-5.7V
标准微电路图纸
(SMD) 5962-9469601
特点
n
低输出至输出偏斜( ≤50 PS )
逻辑图
DS100319-1
接线图
Flatpak
引脚名称
CLKIN , CLKIN
CLK
1–4
, CLK
1–4
TCLK
CLKSEL
描述
差分时钟输入
差分时钟输出
测试时钟输入(注1 )
时钟输入选择(注1 )
注1 :
TCLK和CLKSEL是单端输入,内部50 kΩ的上拉
下拉电阻。
DS100319-2
真值表
CLKSEL
L
L
H
H
CLKIN
L
H
X
X
CLKIN
H
L
X
X
TCLK
X
X
L
H
CLK
N
L
H
L
H
CLK
N
H
L
H
L
L =低电压等级
H =高电压等级
X =无关
©1998美国国家半导体公司
DS100319
www.national.com