DP83816
Table of Contents
3.12.3 MII Serial Management Access . . . . . . . . . . . . . 28
1.0 Connection Diagram . . . . . . . . . . . . . . . . . . 4
3.12.4 Serial Management Access Protocol . . . . . . . . . 28
1.1 144 LQFP Package (VNG) . . . . . . . . . . . . 4
3.12.5 Nibble-wide MII Data Interface . . . . . . . . . . . . . . 28
2.0 Pin Description . . . . . . . . . . . . . . . . . . . . . . 5
3.12.6 Collision Detection . . . . . . . . . . . . . . . . . . . . . . . 29
3.0 Functional Description . . . . . . . . . . . . . . . 11
3.12.7 Carrier Sense . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.1 MAC/BIU . . . . . . . . . . . . . . . . . . . . . . . . . 12
4.0 Register Set . . . . . . . . . . . . . . . . . . . . . . . . 30
3.1.1 PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4.1 Configuration Registers . . . . . . . . . . . . . . 30
3.1.2 Tx MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.1.3 Rx MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.2
Buffer Management . . . . . . . . . . . . . . . . . 13
Tx Buffer Manager . . . . . . . . . . . . . . . . . . . . . . . . . 13
Rx Buffer Manager . . . . . . . . . . . . . . . . . . . . . . . . . 13
Packet Recognition . . . . . . . . . . . . . . . . . . . . . . . . 13
MIB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
PCI System Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Boot PROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Auto-Negotiation . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Auto-Negotiation Register Control . . . . . . . . . . . . . 16
Auto-Negotiation Parallel Detection . . . . . . . . . . . . 16
Auto-Negotiation Restart . . . . . . . . . . . . . . . . . . . . 17
Enabling Auto-Negotiation via Software . . . . . . . . 17
Auto-Negotiation Complete Time . . . . . . . . . . . . . . 17
3.2.1
3.2.2
3.2.3
3.2.4
3.3
Interface Definitions . . . . . . . . . . . . . . . . . 14
3.3.1
3.3.2
3.3.3
3.3.4
4.1.1 Configuration Identification Register . . . . . . . . . . .
4.1.2 Configuration Command and Status Register . . .
4.1.3 Configuration Revision ID Register . . . . . . . . . . .
4.1.4 Configuration Latency Timer Register . . . . . . . . .
4.1.5 Configuration I/O Base Address Register . . . . . . .
4.1.6 Configuration Memory Address Register . . . . . . .
4.1.7 Configuration Subsystem Identification Register .
4.1.8 Boot ROM Configuration Register . . . . . . . . . . . .
4.1.9 Capabilities Pointer Register . . . . . . . . . . . . . . . .
4.1.10 Configuration Interrupt Select Register . . . . . . . .
4.1.11 Power Management Capabilities Register . . . . .
4.1.12 Power Management Control and Status Register
30
31
32
33
33
34
34
35
35
36
36
37
39
40
42
42
43
44
45
47
47
48
48
50
51
52
54
56
57
58
59
63
63
63
64
65
66
67
68
68
68
69
70
70
71
73
73
74
74
74
75
76
3.4
Physical Layer . . . . . . . . . . . . . . . . . . . . . 16
4.2
Operational Registers . . . . . . . . . . . . . . . 38
3.4.1
3.4.2
3.4.3
3.4.4
3.4.5
3.4.6
3.5
3.6
3.7
3.8
3.9
LED Interfaces . . . . . . . . . . . . . . . . . . . . .
Half Duplex vs. Full Duplex . . . . . . . . . . .
Phy Loopback . . . . . . . . . . . . . . . . . . . . .
Status Information . . . . . . . . . . . . . . . . . .
100BASE-TX TRANSMITTER . . . . . . . . .
17
18
18
18
18
3.9.1
3.9.2
3.9.3
3.9.4
Code-group Encoding and Injection . . . . . . . . . . . 19
Scrambler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
NRZ to NRZI Encoder . . . . . . . . . . . . . . . . . . . . . . 20
Binary to MLT-3 Convertor / Common Driver . . . . 20
3.10 100BASE-TX Receiver . . . . . . . . . . . . . . 21
3.10.1 Input and Base Line Wander Compensation . . . . 21
3.10.2 Signal Detect . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.10.3 Digital Adaptive Equalization . . . . . . . . . . . . . . . . 23
3.10.4 Line Quality Monitor . . . . . . . . . . . . . . . . . . . . . . . 24
3.10.5 MLT-3 to NRZI Decoder . . . . . . . . . . . . . . . . . . . . 24
3.10.6 Clock Recovery Module . . . . . . . . . . . . . . . . . . . . 25
3.10.7 NRZI to NRZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.10.8 Serial to Parallel . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.10.9 De-scrambler . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.10.10 Code-group Alignment . . . . . . . . . . . . . . . . . . . . 25
3.10.11 4B/5B Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.10.12 100BASE-TX Link Integrity Monitor . . . . . . . . . . 25
3.10.13 Bad SSD Detection . . . . . . . . . . . . . . . . . . . . . . 25
4.2.1 Command Register . . . . . . . . . . . . . . . . . . . . . . . .
4.2.2 Configuration and Media Status Register . . . . . . .
4.2.3 EEPROM Access Register . . . . . . . . . . . . . . . . . .
4.2.4 EEPROM Map . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.5 PCI Test Control Register . . . . . . . . . . . . . . . . . . .
4.2.6 Interrupt Status Register . . . . . . . . . . . . . . . . . . . .
4.2.7 Interrupt Mask Register . . . . . . . . . . . . . . . . . . . .
4.2.8 Interrupt Enable Register . . . . . . . . . . . . . . . . . . .
4.2.9 Interrupt Holdoff Register . . . . . . . . . . . . . . . . . . .
4.2.10 Transmit Descriptor Pointer Register . . . . . . . . .
4.2.11 Transmit Configuration Register . . . . . . . . . . . . .
4.2.12 Receive Descriptor Pointer Register . . . . . . . . . .
4.2.13 Receive Configuration Register . . . . . . . . . . . . .
4.2.14 CLKRUN Control/Status Register . . . . . . . . . . . .
4.2.15 Wake Command/Status Register . . . . . . . . . . . .
4.2.16 Pause Control/Status Register . . . . . . . . . . . . . .
4.2.17 Receive Filter/Match Control Register . . . . . . . .
4.2.18 Receive Filter/Match Data Register . . . . . . . . . .
4.2.19 Receive Filter Logic . . . . . . . . . . . . . . . . . . . . . .
4.2.20 Boot ROM Address Register . . . . . . . . . . . . . . . .
4.2.21 Boot ROM Data Register . . . . . . . . . . . . . . . . . .
4.2.22 Silicon Revision Register . . . . . . . . . . . . . . . . . .
4.2.23 Management Information Base Control Register
4.2.24 Management Information Base Registers . . . . . .
4.3
Internal PHY Registers . . . . . . . . . . . . . . . 66
3.11 10BASE-T Transceiver Module . . . . . . . . 26
3.11.1 Operational Modes . . . . . . . . . . . . . . . . . . . . . . . . 26
3.11.2 Smart Squelch . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.11.3 Collision Detection . . . . . . . . . . . . . . . . . . . . . . . . 26
3.11.4 Normal Link Pulse Detection/Generation . . . . . . . 26
3.11.5 Jabber Function . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.11.6 Automatic Link Polarity Detection . . . . . . . . . . . . . 27
3.11.7 10BASE-T Internal Loopback . . . . . . . . . . . . . . . . 27
3.11.8 Transmit and Receive Filtering . . . . . . . . . . . . . . . 27
3.11.9 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.11.10 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.11.11 Far End Fault Indication . . . . . . . . . . . . . . . . . . . 27
3.12.1 MII Access Configuration . . . . . . . . . . . . . . . . . . . 27
3.12.2 MII Serial Management . . . . . . . . . . . . . . . . . . . . 27
4.3.1 Basic Mode Control Register . . . . . . . . . . . . . . . .
4.3.2 Basic Mode Status Register . . . . . . . . . . . . . . . . .
4.3.3 PHY Identifier Register #1 . . . . . . . . . . . . . . . . . .
4.3.4 PHY Identifier Register #2 . . . . . . . . . . . . . . . . . .
4.3.5 Auto-Negotiation Advertisement Register . . . . . .
4.3.6 Auto-Negotiation Link Partner Ability Register . . .
4.3.7 Auto-Negotiate Expansion Register . . . . . . . . . . .
4.3.8 Auto-Negotiation Next Page Transmit Register . .
4.3.9 PHY Status Register . . . . . . . . . . . . . . . . . . . . . . .
4.3.10 MII Interrupt Control Register . . . . . . . . . . . . . . .
4.3.11 MII Interrupt Status and Misc. Control Register .
4.3.12 False Carrier Sense Counter Register . . . . . . . .
4.3.13 Receiver Error Counter Register . . . . . . . . . . . . .
4.3.14 100 Mb/s PCS Configuration and Status Register
4.3.15 PHY Control Register . . . . . . . . . . . . . . . . . . . . .
4.3.16 10BASE-T Status/Control Register . . . . . . . . . . .
5.0 Buffer Management . . . . . . . . . . . . . . . . . . 77
5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . 77
3.12 802.3u MII . . . . . . . . . . . . . . . . . . . . . . . . 27
5.1.1 Descriptor Format . . . . . . . . . . . . . . . . . . . . . . . . . 77
5.1.2 Single Descriptor Packets . . . . . . . . . . . . . . . . . . 79
2
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
