V62C1802048L(L)
超低功耗
256K ×8 CMOS SRAM
特点
•低功耗
- 活动： 25毫安在为70ns
- 待机： 10
µ
A
（ CMOS输入/输出）
2
µ
A
CMOS输入/输出， L型
•单+ 1.8V至2.2V电源
•平等接入和周期时间
• 70/85/100/150 ns访问时间
•易于扩展内存与CE1 ， CE2
和OE输入
• 1.0V数据保持方式
• TTL兼容，三态输入/输出
•自动断电时取消
•可用封装： 32 TSOP1 / STSOP
功能说明
该V62C1802048L是一款低功耗CMOS静态RAM奥尔加
8位认列之为262,144字。简单的内存扩展是P-
由低电平有效CE1 ，高电平有效CE2 ，一来做事规定外
香港专业教育学院LOW OE和三态I / O的。该设备具有自动
取消当MATIC掉电模式功能。
写入设备通过取芯片实现E-
nable 1 （ CE1 ）与写使能（ WE）低，而芯片恩
能2 （ CE2 ）高。从设备中读取执行
通过采取芯片使能1 （ CE1 ）与输出使能
（ OE ）低，而写使能（ WE）和芯片使能2
（ CE2 ）为高电平。的I / O引脚被放置在一个高阻抗
输出是：当设备被取消ANCE状态
在写周期期间禁用。
该V62C1802048LL配有1V数据保留功能
和更低的待机功耗。该V62C1802048L是可用
采用32引脚8× 13.4 & 8 ×20mm的TSOP1 / STSOP包。
逻辑框图
32引脚TSOP1 / STSOP
A
11
A
9
A
8
A
13
WE
CE
2
A
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
OE
A
10
CE1
I / O
8
I / O
7
I / O
6
I / O
5
I / O
4
GND
I / O
3
I / O
2
I / O
1
A
0
A
1
A
2
A
3
输入缓冲器
A
0
行解码器
SENSE AMP
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A9
I/O8
VCC
A17
A
16
A
14
A
12
A
7
A
6
电池阵列
I/O1
A
5
A
4
列解码器
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
控制
电路
OE
WE
CE1
CE2
1
修订版1.2
五月
2001年V62C1802048L （ L）
MOSEL [ MOSEL VITELIC, CORP ]
